FPGA学习总结3 - IO引脚

那小妞好白

已于 2024-07-25 10:40:09 修改

阅读量1.2k

点赞数 15

文章标签： fpga开发学习笔记

于 2024-07-24 10:37:54 首次发布

本文链接：https://blog.csdn.net/qq_41525850/article/details/140655501

版权

FPGA学习总结3 - IO引脚

文章目录

前言
1. BANK：
2. IO_LXXY_#，IO_XX_#：
3. VRN：
4. VRP：
5. MRCC：Multi-region clock-capable IO
6. SRCC：Single-region clock-capable IO
7. DCI：Digitally-controlled impedance

前言

基于Xilinx Artix7平台

1. BANK：

7系列FPGA提供HR BANK和HP BANK，UltraScale系列提供HR BANK，HP BANK，HD BANK。每个BANK包括50个I/O管脚或24对差分管脚，顶端和低端各一个单端信号。
HP：High Performance，高性能I/O，应用于高速I/O场景，如高速存储器DDR或高速差分（不是GTX），支持1.2V至1.8V电压。
HR：High Range，宽电压范围I/O，支持1.2V - 3.3V电压。
HD：High Density，高密度I/O，应用于低速I/O场景，最高速率限制在250M以内，支持1.2V至3.3V电压。