FPGA学习总结1 - 电源引脚

那小妞好白

已于 2024-07-24 13:51:25 修改

阅读量2.5k

点赞数 43

文章标签： fpga开发学习笔记 fpga

于 2024-07-24 09:54:42 首次发布

本文链接：https://blog.csdn.net/qq_41525850/article/details/140653755

版权

FPGA学习总结1 - 电源引脚

文章目录

前言
1. VCCINT：内核电压
2. VCCBRAM：Block RAM电压
3. VCCAUX：辅助电压
4. VCCAUX_IO_G#：辅助IO电压
5. VCCO_#：IO电压
6. VCCBATT_0：Battery Backup Supply
7. MGTAVCC_G#：
8. MGTAVTT_G#：
9. MGTVCCAUX_G#：
10. RSVDGND：IO电压
11. VREF：
12. Summary

前言

基于Xilinx Artix7平台

1. VCCINT：内核电压

Power supply for the internal core logic，内核电压。
A7：0.9V or 1.0V。

2. VCCBRAM：Block RAM电压

Power supply pins for the FPGA logic block RAM，块RAM电压。
A7：1.0V。

3. VCCAUX：辅助电压

Power supply pins for auxiliary circuits，辅助电压。
A7：1.8V。

4. VCCAUX_IO_G#：辅助IO电压

Power supply pins for auxiliary I/O circuits，辅助IO电压。
A7：1.8V or 2.0V。

5. VCCO_#：IO电压

Power supply pins for output drivers(per bank)，IO电压。
A7：1.2V，1.35V，1.5V，1.8V，2.5V，3.3V，±%5。
同一BANK的VCCO必须

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

那小妞好白

关注关注

43
点赞
踩
36

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

从底层结构开始学习FPGA（16）----MMCM与PLL

孤独的单刀

07-15

1万+

你懂MMCM与PLL吗？

FPGA学习总结一：电源篇

焊武大帝的专栏

09-26

1万+

本本将从常见的XILINX FPGA和Altera 两家FPGA的电源供电方案简介、以及设计高速

参与评论您还未登录，请先登录后发表或查看评论

Spartan6系列之器件引脚功能详述

weixin_30398227的博客

08-31

1973

1. Spartan-6系列封装概述　　Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。表格 1Spartan-6系列FPGA封装 2. ...

FPGA中的VREFB管脚的作用

苦行僧

09-21

1万+

首先说IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。<br /> 一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current <br /> strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。<br /> 只要你设置完成，Quartus会按照你的电平标准自动布线。第二是IO Bank：你在quartus pin planner 的top

CycloneII特殊管脚的使用

左超

12-16

1831

在其他论坛中看到了有朋友发帖讲到Altera <span class="t_tag" onclick="function onclick(){tagshow(event)}">FPGA特殊管脚的连接，对我这样的初学者很有帮助，查了一下Altera的CycloneII<span class="t_tag" onclick="function onclick(){tagshow(e

Altera FPGA特殊管脚

Go Forward Forever!

09-28

2017

1.I/O, ASDO 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下，这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS 模式下,ASDO 有一个内部的上拉电阻，一直有效，配置完成后，该脚就变成三态输入脚。ASDO 脚直接接到配置芯片的ASDI 脚（第5 脚）。2.I/O,nCSO 在AS 模式下是专用输出脚...

FPGA的管脚类型分类和使用参考

07-30

这个文档是详细说明FPGA管脚io的分类和使用的参考资料，在电平兼容性方面值得参考，希望对大家有所帮助。

FPGA学习总结5 - 配置引脚

大哈的博客

07-25

4264

FPGA学习总结5 - 配置引脚基于Xilinx Artix7平台 7系列中，CFGBVS引脚用于确定bank0的供电电压范围以及bank14和bank15多功能引脚在配置时的电压。当CFGBVS引脚连接到高电平（VCCO_0）,bank0的操作电压应为2.5V或者3.3V，当CFGBVS引脚连接到低电平（GND）,bank0的操作电压应为1.8V或者1.5V。在配置期间，bank14和bank15电压与bank0一致。 FPGA内部易失性存储器的电池备用电源，该存储器存储AES解密器密钥，如果需要易失性存

FPGA学习总结2 - XDC引脚

大哈的博客

07-24

779

FPGA学习笔记2 - XDC引脚

FPGA学习总结4 - GT引脚

大哈的博客

07-24

1133

基于Xilinx Artix7平台GT：Gigabyte Transceiver，吉比特收发器。7系列中，按支持的最高线速率排序，GTP最低，GTZ最高。GTP被用于A7系列，GTZ被用于少数V7系列。从K7到V7，最常见的是GTX和GTH。GTH的最高线速率比GTX稍微高一点点。图1. GT速率。

FPGA管脚约束之电平标准

dalingertong的博客

11-15

6292

对FPGA的管脚进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准。针对数字电路而言，数字电路表示电平的只有1和0两个状态，在实际的电路中，需要约定什么样的电压为1，什么样的电压为0。数字电路中的双阈值是这样定义的，例如TTL接口电平标准：对于输出端，状态1的电压要求为大于等于2.4V，状态0的电压要求为小于等于0.5V；对于输入端，状态1的判定要求为大于等于2.0V，状态0的判定要求为小于等于0.8V；

FPGA引脚功能定义解释

2301_77388053的博客

12-27

988

FPGA_IO Bank供电方案 - 容程锦华 - 博客园 (cnblogs.com)](https://www.cnblogs.com/rongchengjinhua/p/16165968.html#:~:text=同一个Bank中的所有IO供电相同，各个Bank的IO供电都可以不同，IO供电支持1.2V、1.5V、1.8V、2.5V、3.0V、3.3V多种电平标准。具体的可根据该Bank上的IO功能确定如某个IO Bank上连接的是DDR2存储器，则该IO,Bank的供电要求为1.8V。

FPGA：什么是IO单元、IO标准、Bank、VCCO、VREF

m0_46830519的博客

06-07

6097

bank

Xilinx的FPGA硬件设计一——电源篇

热门推荐

qq_40063466的博客

04-20

2万+

FPGA最小系统说白了就是设计一个最小系统，其可以作为日后一系列产品的基础，一是可以加快开发流程，二是可以降低开发难度，本次选用的芯片是Xilinx(赛灵思)的7系列（ARTIX）的FPGA。 FPGA的外设是可编程实现的，所以如串口、SPI、IIC等这些标准接口没有固定的外设接口，其完全可以在逻辑中编写，因此在本方案中不涉及，只是针对FPGA最小系统和常用的外设工作所必要的资源进行设计如电源、...

FPGA的基本架构、IO命名方式和作用

u011995183的博客

02-04

4169

今天想和大家一起聊聊FPGA的 IO。先说说我当年入门的经历吧。国内的大学有 FPGA 开发条件的实验室并不太多，当年大学的那帮同学有的做ARM，有的做linux，很少有人做 FPGA，当时学 FPGA 仅仅是由于非常渴望的好奇心。所以，在淘宝买了一块开发板，就开始了自己的 FPGA 之路。大部分开发板的内容主要是教学员怎么样写Verilog代码，很少会对 FPGA 的芯片架构做详细的说明和解读，所以当年面试的时候就碰到了一个很尴尬的事情，面试官第一个问题问的就是：用的是哪颗 FPGA，内核...

Xilinx FPGA电源设计与注意事项

MDYFPGA的博客

08-01

3435

随着半导体和芯片技术的飞速发展，现在的FPGA集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源，使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。当采用FPGA进行设计电路时，大多数FPGA对上电的电源排序和上电时间是有要求的，所以电源排序是需要考虑的一个重要的方面。通常情况下，FPGA供应商都规定了电源排序、上电时间的要求。若FPGA电源级数较多较多，若每级上电时间较长，会导致电源总的上电时间过慢，超过官方给的最大值，导致无法启动配置工作，FPGA工作不正常。

【基础篇】1.3 认识STM32（二）

从0到1，突破自己

12-15

8171

VREF+和VREF-是STM32中用于提供参考电压的引脚。如下图：VREF+引脚可以连接一个单独的外部参考电压，范围在2.0V～VDDA，但不能超过VDDA，否则就超过了模拟器件的最大供电电压。在100引脚的封装中，VREF-是A/D的参考，当需要使用时，必须绑定到VSSA（使得所有模拟器件的参考都相对于VSSA）。VREF-引脚是参考电压输入引脚负极。

FPGA的内核电源