SAR ADC系列24：冗余设计&上机实践

已于 2023-08-07 14:03:24 修改
阅读量5.7k 收藏 50
点赞数 10
分类专栏： ADC学习 文章标签： 学习
于 2023-04-11 22:05:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41545745/article/details/130090027
版权
文章探讨了在SARADC(Sigma-Delta模数转换器)中冗余设计的重要性，包括比较器出错的原因和后果，以及如何通过冗余来提高系统的纠错能力。介绍了非二进制CDAC的使用和提速策略，强调了冗余位的数量与转换速率之间的权衡关系。同时，提到了VALID信号的生成和Latch环路在SAR逻辑中的作用。
摘要由CSDN通过智能技术生成

目录

冗余（Redundancy）

比较器出错：原因 

比较器出错：后果

引入冗余：纠错

冗余：容错量

冗余：非二进制CDAC --sub二进制

冗余：提速

另一种冗余设计方法：

下面的关于冗余，不是很懂

冗余（Redundancy）

96250373c0c4492980a1d0b9043b7d41.png

比较器出错：原因 

84e8599edca146a8add0928e192002ce.png

右图展示因为CDAC还未建立就开始比较，产生错误，此时，后面的权重比前面的小，即使后面将电压将下来，也拉不回来了。

比较器出错：后果

7a1576e7a48b4a6e927dc200be099b1c.png

引入冗余：纠错

577bfd2c175349b59d26c440886bf4e9.png

都是15个单位电容不是二进制码，一个十进制数对应多个code，可以拉回来。

冗余：容错量

065c7310c20e44aa8fa68316f3f4b107.png

例如带1bit冗余的结构：
        权重8、4的容错量是4个LSB，即使MSB进来是11，和8相比判成了比8小，但是后面的权重之和可以把这个拉回来。即有4个LSB的容错量，当进来12判错时就无能为力了。

冗余：非二进制CDAC --sub二进制

35e2dcb02810481482f14a734995384e.png

冗余：提速

0cabc918fbb04d3790cbed522d39d00c.png

另一种冗余设计方法：

e1500d3973d349d38fb459484fdf1e5e.png

看看刘纯成的文章，异步sarADC天花板，非二进制权重。

成功大学-刘纯成/林英儒/黄冠颖-高速SAR ADC-博士论文 - Analog/RF IC 资料共享 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

下面的关于冗余，不是很懂

关于这个冗余啊，就是权重不一样，像出来12为，但是数字那边要10位怎么办，需要把Code乘以真实权重，真实权重怎么拆呢，就是模二除嘛，

比方说，将MSB-8分成7和1，这样7=1+2+4

f6359ba9c8bc41f89d3d061aed246808.png

作业：

  • 异步SAR逻辑中VALID信号如何产生？
    答：OUTP和OUTN与非。
  • 单纯通过减小“比较器环路”的延时(t1+t2+2*t3+2*t4)的方式来提升ADC的转换速率可行吗？为什么？
    答：不可行，还要考虑CDAC建立的速度，如果比较器工作过快而CDAC建立的慢的话，也不行，不匹配。
  • 下表中电容阵列有2位冗余位（红色部分），请指出哪些位可以判错，冗余量分别是多少？
    答：C2之前的都允许判错，冗余量后续计算。
  • 92bed9544e874c1e9df2d4a81d1f54da.png
  • 同样是上表，请计算出有C10~C8对CDAC的建立时间的要求(几个tao?)
    答：不知道，后续计算。
  • 冗余位为什么能够提升SAR ADC的速度？
    答：虽然多了几次比较，但是大大缩短了要求的CDAC的建立时间。
  • 冗余位越多，冗余量越大，CDAC建立速度越快，因此冗余位越多越好？
    答：肯定不是啊，冗余位多了，比较次数也变多了，虽然单次CDAC建立变快，但是次数多了，需要折中考虑。

上机实践1：Latch环路

0ce32bdcf2fe4de88c0f0487e084c33c.png

上机实践2：Latch比较器的噪声仿真

eb29382a0ad748ff95cb7d89a9215bfc.png

分析一个分析方法：

436417e4f15a43d88ff3c62565a14761.png26eca2fab8df4dab907f20d2fb2bc9cf.png

等效的思想：即使是单级的也可以拆分等效成好几级，每一级都贡献offset。M1算一级信号从Gate进Drain出，M2算一级信号从Source进Drain出，M1和M2都贡献offset，但是M2是第二级，他的offset被M1级的增益衰减。

对于基础型：比较开始的时候，M1处于线性区，增益较小，对M2offset的衰减较弱。改进型，比较开始时M1处于饱和区，对M2offset衰减较强。

另一种冗余设计方法：

e1500d3973d349d38fb459484fdf1e5e.png

看看刘纯成的文章，异步sarADC天花板，非二进制权重。

成功大学-刘纯成/林英儒/黄冠颖-高速SAR ADC-博士论文 - Analog/RF IC 资料共享 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

小生就看看
关注
  • 10
    点赞
  • 踩
  • 50
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
12位100M 两级PipeSAR ADC设计：6+8bit冗余，基于TSPC动态逻辑电路的超低功耗管线SAR ADC设计及说明文档
NVhGUDwpqn的博客
04-13 902
在我们的设计中，通过使用TSPC电路，我们能够实现较高的速度和较低的功耗，从而满足高速高精度ADC的要求。12bit 100M,两级PipeSAR ADC设计，6bit,+8bit，两bit冗余，DEC电路，基于TSPC的超低功耗动态逻辑电路，附赠说明文档，模拟IC，pipeline sar adc设计。12位100M，两级PipeSAR ADC设计，6位+8位，两位冗余，DEC电路，基于TSPC的超低功耗动态逻辑电路的设计，附有详细的说明文档，以及模拟IC和pipeline SAR ADC设计。
带冗余位的SAR ADC
weixin_43205692的博客
07-09 5057
电容DAC的固定基数a，若固定基数小于2，则电容DAC包含冗余； 下图为在不同的固定基数a的情况下，分辨率N与转换次数M之间的关系。可以看出，对于同样的分辨率N，固定基数a越小，所需的转换次数M就越大；同时，固定基数a越小，转换次数M越多，可以产生更多的冗余位，对于动态和静态误差有着更强的恢复能力。 Radix和转换次数的选择 冗余位需满足下列公式： 带冗余位的14位20MSPS SAR ADC设计研究 [硕士论文] 王玉涛 电子科学与技术 西安电子科技大学 2015（学位年度） ...
异步sar adc 10bit 250M 电路刘纯成单调开关lunwen复现
yeQqPDHRov的博客
03-07 363
在仿真过程中，我们对电路的输入信号进行采样和转换，观察输出信号的波形和精度。总结起来，本文以异步SAR ADC的复现为主题，围绕刘纯成的单调开关电路和TSMC28nm工艺展开。在电路设计过程中，我们充分考虑工艺因素，通过优化结构和参数，提高电路的性能和可靠性。本文的重点在于电路的设计和仿真，通过采用刘纯成的单调开关电路和TSMC28nm工艺，实现异步SAR ADC的复现。我们希望通过本文的介绍，能够让读者对异步SAR ADC的设计有一个更深入的了解，并为相关领域的研究和应用提供一些参考。
SAR ADC系列14：CDAC上机实践+作业
qq_41545745的博客
04-04 2758
目录作业和上机实践：通过仿真确定桥接电容Ca的尺寸采样技术和CDAC相结合电容校正 为什么在100...0和011...1之间最差：电容的瓶颈在MSB上面为什么INL最差也发生在中间Code其他问题频谱混叠上级板采样网络时序问题共模相关问题关于Vcm的问题1.不带冗余，并且，LSB寄生电容为0 此时，Ca=Cu，即桥接电容Ca的一个Cu抵一个LSB阵列电容(不含寄生)。2.不含冗余，但是LSB存在上级板寄生电容 桥接电容Ca的一个Cu抵一个LSB阵列电容(不含寄生)，寄生Cd1若
SAR ADC设计17：LATCH比较器
qq_41545745的博客
04-05 7828
Latch比较器，正反馈，noise消除，offset消除
一种应用于10位SAR ADC的高精度比较器电路设计
10-16
提出一种应用于10位逐次逼近型模数转换器（SAR ADC）的高精度比较器，具有精度高、功耗低的特点。该比较器采用差分结构的前置放大电路，提高输入信号的精度，其自身隔离效果减小了锁存器的回踢噪声和失调电压。动态锁存电路采用两级正反馈，有效提高比较器的响应速度。输出缓冲级电路增强输出级的驱动能力，调整输出波形。该比较器电路采用SMIC 65 nm CMOS工艺技术实现，使用Cadence公司Spectre系列软件对进行仿真，设置工作电压2.5 V，采样频率2 MHz，仿真结果表明，比较器的分辨率是0.542 5 mV，精度达到11位，失调电压为1.405 μV，静态功耗为63 μW，已成功应用于10位SAR ADC。
电容DAC冗余位的添加问题
weixin_43205692的博客
06-05 1582
电容DAC冗余位的添加问题
SAR ADC系列26：系统设计
qq_41545745的博客
04-12 5254
SARADC整体系统设计
一篇NS SAR ADC的学习记录
weixin_45669724的博客
05-12 6666
一篇NS SAR ADC的学习记录 内容包含： OverSampling Noise Shaping Dynamic Amplifier DAC with Redundancy 最近看了些有意思的SAR ADC结构，但是因为确实对模拟这个领域不太熟，导致了一系列的级联查找，最终达到了一个大概能懂的状态，为了理清思路，顺便别让看了这么些天的东西浪费了，还是计划写篇文章。 ps：由于不是一篇特别正紧的报告，参考文献就写的比较随便，且我还是个做数字的 A 13.5-ENOB, 107-μW Noise-Sha
SAR ADC PCB布局布线：参考路径
01-19
在设计高性能数据采集系统时，勤奋的工程师仔细选择高精度模数转换器(ADC)以及模拟前端调节电路所需的其他元件。在几个星期的设计工作之后，执行模拟并优化电路原理图，为了赶工期，设计人员迅速地将电路板布局布线...
Design of high speed Energy-Efficient SAR ADC_劉純成.pdf
09-30
This dissertation proposes three circuit design techniques for successive-approximation register (SAR) analog-to-digital converters (ADCs). According to the measurement results of the proof-of-concept prototypes, the proposed techniques are able to improve the operating speed and achieve excellent energy efficiency. The proposed techniques and chip measurement results are sketched as follows: The first technique is a monotonic capacitor switching procedure. Compared to converters that use the conventional procedure, the average switching energy and total sampling capacitance are reduced by about 81.3% and 50%, respectively. A 10-bit, 50-MS/s SAR ADC with the proposed monotonic capacitor switching procedure is implemented in a 0.13-μm 1P8M CMOS technology. The prototype ADC consumes 0.92 mW from a 1.2-V supply, and the effective number of bit (ENOB) is 8.48 bits. The resulting figure of merit (FOM) is 52 fJ/conversion-step. However, the signal-dependent offset caused by the variation of the input common-mode voltage degrades the linearity of ADC. We proposed an improved comparator design to avoid the linearity degradation. Besides, to avoid a clock signal with frequency higher than sampling rate, we used an asynchronous control circuit to internally generate the necessary control signals. The revised prototype is also implemented in a 0.13-μm 1P8M CMOS technology. It consumes 0.826 mW from a 1.2-V supply and achieves an ENOB of 9.18 bits. The resultant FOM is 29 fJ/conversion-step.
模拟技术中的关于SAR ADC的数字校准算法
10-22
在现有工艺水平下，由于受电容失配、系统失调以及噪声等因素的限制，采用电荷再分配结构的SAR ADC能够达到的最高精度被限制在12位左右。因此，高精度ADC设计必须依靠校准技术。一般校准技术有两类：模拟校准技术是在模拟领域把相关的量调整到正常数值或者利用激光对芯片元件进行修正，但这种技术成本高，且容易受到封装时机械应力的影响；还有一种数字校准技术，通过把电路中失配误差等影响在数字领域描述，然后在数字领域对输出代码进行调整，而不关心模拟领域的物理量数值。数字校准是现行校准技术的主流。 　　1 SAR ADC内核原理 　　SAR ADC的基本结构由比较器、DAC、SAR逻辑控制电路组成，如图1所示。
SAR_ADC_设计文档及电路图——可仿真_SARADC_SAR_ADC
01-10
**SAR ADC 设计文档及电路图——可仿真 SARADC SAR_ADC** SAR（Successive Approximation Register，逐次比较型模数转换器）ADC是一种常见的数字信号处理组件，广泛应用于各种电子系统中，如通信、医疗设备、工业...
sar_adc_SARADC-matlab_SARADCsimulink_SARADC_ADCsimulink
09-11
"sar_adc_3.mdl"和"sar_adc_2.mdl"这两个模型文件可能包含两种不同设计的SAR ADC模型，或者是相同设计的不同版本，例如优化后的版本或者有不同参数设置的版本。 在Simulink中，SAR ADC模型通常会包含以下几个关键...
一种18位SAR ADC的设计实现
01-20
设计了一种基于二进制加权电容阵列的数字校准算法， 并运用比较器自动失调校准技术， 实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksps 的采样率下精度可达18 位。 　1 引言 　数字信号处理技术在高分辨率...
SAR ADC系列22：ADC的结构2（2023.8.6更新）
qq_41545745的博客
04-11 2513
ADC结构2
PipelineADC学习一：
qq_41545745的博客
08-18 1668
每一级用2bit量化，然后X2送到下一级。比如第一级量化错位为01，第一级量化的最后一位是第二级权重的2倍，即第一级最后一位的权重是2，因此码应该是010。第二级也是一个2bit的量化，有两个量化区间，其中两个码为有效量化码，一个码为校正码。第二级量化码00，校正码10。多比较一次，两个阈值，三个区间，分别对于输出00,01,10。正常2bit应该对于4个区间，这里只有三个区间是有用的，因此叫做1.5bit。PiplineADC起源之Sub-Ranging-ADC。带校正码的FlashADC。
SAR ADC校准算法总结
Azure_Moon的博客
06-25 6594
目前主流的SAR ADC 校准技术中包括模拟校准和数字校准技术。
异步SAR ADC 10bit 250Msps 电路高速异步SAR ADC模拟ic设计
最新发布
HvFNmignD的博客
03-18 447
相关代码,程序地址：http://lanzoup.cn/766643767790.html。异步SAR ADC 10bit 250Msps 电路。看懂后可以当作自己比较厉害的一个项目经历。高速异步SAR ADC。刘纯成lunwen复现。
sar adc动态比较器设计
07-27
动态比较器是SAR ADC（逐次逼近型模数转换器）中的一个重要组成部分。它用于将输入信号与参考电压进行比较，并产生一个数字输出。动态比较器的设计可以采用LATCH比较器结构。\[1\] LATCH比较器由两个背靠背的反相器和正反馈组成。在复位阶段，通过将CLK置为低电平，M8/M9/M10/M11导通，将Vop和Von复位至高电平。在比较阶段，当CLK上升沿触发比较时，LATCH比较器开始工作。\[1\] 动态比较器的设计还可以采用预放大级和锁存器的结构。在复位阶段，当CLK置为低电位时，第一级预放大关闭，不产生静态功耗，Vout被放电到0。在比较阶段，当CLK置为高电平时，第一级放大器开始工作，通过正反馈完成比较。预放大的好处是减少比较器的回踢噪声，提高比较器的性能。\[2\] 为了减小动态比较器工作过程中噪声对输出的影响，可以在开始比较时提前断开一些MOS管，如M7、M8、M9、M10。这样可以减少噪声的引入，提高比较器的精度。\[3\] 总结来说，SAR ADC动态比较器的设计可以采用LATCH比较器或预放大级和锁存器的结构。通过合理的设计和优化，可以提高比较器的性能和精度。 #### 引用[.reference_title] - *1* *3* [SAR ADC设计18：LATCH比较器](https://blog.csdn.net/qq_41545745/article/details/129969789)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down28v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [高速SAR ADC 关键技术研究和实现（二）：动态比较器](https://blog.csdn.net/HZY2020/article/details/125299105)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down28v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小生就看看

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值