触发器详解——（三）T触发器

1、T触发器介绍

T触发器是一种边沿敏感的存储单元。只有一个信号输入端T，在时钟有效边沿到来时，T端输入有效信号，则触发器翻转，否则触发器保持不变。因此T触发器能够实现有效的计数功能，常用于实现数字计数器。T触发器可以由J-K触发器的J，K输入端与T输入端相连得到。J-K触发器见触发器详解——（二）J-K触发器
T触发器逻辑功能为：当T=0时，触发器状态不变Qn+1=Qn；而当T=1时，在脉冲有效边沿到来时翻转。触发器的特性表如表1-1所示：
表1-1：

由触发器的特性表可以得特性方程以及状态转换图：

图1-1状态转换图

2、Verilog HDL语言实现

T触发器

module t