自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

qq_41894385的博客

FPGA入门小白,分享自己在工作学习中遇到的问题及经验!

  • 博客(16)
  • 资源 (5)
  • 收藏
  • 关注

原创 Vivado调试Debug使用总结

最近,工作不怎么忙碌,而且工程上遇到了关于ila在线调试时遇到识别不出时钟的问题,就看了一下Vivado的技术手册,发现了好多之前没有注意到的点,也对ila调试核有了新的认识,现在将这些关键的点记录下来,供大家参考,创作不易,希望大家多多关注和点赞,谢谢啦!!

2024-03-13 22:34:05 1133

原创 数据源的产生(m序列)

详解m序列的实现方法

2023-10-10 22:02:32 286 1

原创 【浅谈状态机 】

状态机是FPGA设计中一种非常重要、非常根基的设计思想,堪称FPGA的灵魂,贯穿FPGA设计的始终。

2023-05-09 22:47:26 716 1

原创 关于Altera和Xilinx芯片的复位使用

关于alter和xilinx的复位设置的总结。

2023-05-09 20:24:03 611

原创 Vivado固化程序的压缩方法

Vivado使用XDC约束文件定义固化程序的压缩方法

2023-01-13 21:28:32 1034

原创 如何使用Python实现FPGA编程“自动化”

详细介绍了如何使用Python来实现自动生成FPGA仿真激励文件。以及vivado和modelsim的仿真自动加载。

2022-10-25 21:33:23 1861

原创 FPGA中如何使用加法器IP核设计累加器

使用加法器IP核实现cnt=cnt+1累加功能。

2022-10-15 21:47:44 1481

原创 用FPGA驱动AD9910输出跳频信号

本文详细介绍了如何驱动AD9910来实现输出正弦波频率。其中有寄存器配置方法,还有并口传输时序。

2022-10-11 21:53:17 2766 5

原创 VHDL语言仿真激励文件testbench编写指南

最近小编接触了一些关于VHDL语言的项目,而之前一直使用Verilog语言,虽然之前也学习过VHDL,但是毕竟语言这东西,如果不经过实战练习很难掌握。所以在编写代码时感觉很别扭,在网上找相关资料感觉这方面的资料很杂乱,而且不是很全面。所以小编将自己最近使用到的知识整理了一下供大家参考。...

2022-05-28 21:59:27 3490

原创 FPGA中FFT IP核应用(三)

之前两篇文章讲解了如何使用Xilinx公司的FFT IP核如何使用,现在介绍一下Altera公司的FFT IP核使用详解。由于我现在使用的Quartus版本为13.1,所以就以这个版本的FFT IP核为例讲解其使用步骤。

2022-05-13 21:14:07 1680 25

原创 FPGA中FFT IP核应用(二)

前文主要着重介绍了ise当中的FFT IP核的使用方法,本文将介绍Vivado中的FFT IP核使用方法。并且设计一段仿真代码,进行波形仿真,查看输出结果。

2022-05-12 20:43:55 4435 19

原创 FPGA中FFT IP核应用(一)

小编是做通信相关的FPGA工程师,在工作当中必然要用到快速傅里叶变换,那么就有必要讲解一下关于Xilinx器件的FFT IP核用法。首先Xilinx器件经过ise到vivado的软件升级,其对应FFT IP核也相应的升级了,由之前的版本升级为现在的aAXI4总线版本。本文着重介绍AXI4总线版本,也会将之前的ISE版本进行介绍。...

2022-05-06 15:07:40 6088 7

原创 FPGA中最值问题

FPGA中找最大值(最小值)的设计思路问题描述小编在实际项目中遇到一个问题,在做关于FFT运算后的频谱特征峰寻找时,需要找到频谱中的最大值。在经过思考后,设计出两种方案来解决这个问题:在数组中从第一个开始,依次比较,寻找最大值;在数组中,相邻的两个进行比较,找到最大值后再进行下一级比较,直到找到最大值。下面详细介绍这两种方法的优略。一、顺序比较通过遍历数组,依次比较,找到最大值。这中设计方式的缺点是必须依次比较,所占用的资源比较大,得到结果的延迟比较长。二、分组比较就是将所有相邻的

2022-05-04 15:14:22 1937 2

原创 FPGA中高时钟频率计数器设计

FPGA中高时钟频率计数器设计题目描述:在一个高速项目中,我的时钟当时达到了400MHz,在此极高时钟速率下,计时/计数counter-计数器逻辑在综合布局布线时也出现了时序问题,即使是换了加法操作为IP核资源也没有解决问题。那么,程序应该怎样设计才能解决?设想既然时钟问题导致的时序不收敛,那么首先应该考虑能否降低频率,但是又不能改变原始的计数结果。故可以利用流水线的设计思想,用2路cnt计数器来实现计时功能。解决方案:具体设计代码如下:module cnt_ctrl ( input

2022-04-29 15:04:59 1754

原创 Vivado使用VSCode编辑器的各种配置:功能加持

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结前言提示:这里可以添加本文要记录的大概内容:例如:随着人工智能的不断发展,机器学习这门技术也越来越重要,很多人都开启了学习机器学习,本文就介绍了机器学习的基础内容。提示:以下是本篇文章正文内容,下面案例可供参考一、pandas是什么?示例:pandas 是基于NumPy 的一种工具,该工具是为了解决数据分析任务而创建的。二、使用步骤1.引入库代.

2022-04-26 10:34:28 7870 1

原创 关于Vivado和Modelsim联合仿真的爱恨情仇

vivado和modelsim的快速联合仿真

2022-02-15 14:37:49 6677

fpga+vga图片移动+Verilog语言

使用quartus 13.1版本进行设计,可以将使用vga接口的显示器的图片进行移动。初学者可以用来借鉴,也可以进行二次开发。以有限显示区域为640*480为例进行设计,将有效显示区域划分为3个部分,第一个部分为边框区域(蓝色),第二个部分为背景区域(白色),第三个部分为移动区域(黑色),边框区域宽度为:40,移动区域区域宽度为:40,第二区域的分为:560*400,移动一次时间规定为10ms。

2023-05-18

FPGA+VGA图片放大+Verilog语言

使用quartus 13.1版本进行设计,可以将使用vga接口的显示器的图片进行缩放。初学者可以用来借鉴,也可以进行二次开发。

2023-05-18

Quartus软件FFT IP核使用例程

使用的Quartus版本为13.1,以这个版本的FFT IP核为例设计的实验例程。相关介绍可查看https://blog.csdn.net/qq_41894385/article/details/124746210文档,密码也在该文档。

2022-05-13

Vivado FFT IP核例程

FFT实验例程完整版工程,包含tb激励文件,可以仿真,建议使用modelsim进行仿真。 可以查看https://blog.csdn.net/qq_41894385/article/details/124611267文档,解压密码也在该文档。

2022-05-12

html&css入门资料

html是HyperTextMark-upLanguage的缩写,即超文本标记语言;css是Cascading Style Sheets 的缩写,即层叠式样式表单,它是由W3C协会制定并发布的一个网页排版式标准,是对HTML语言功能的补充。CSS与HTML相同之处在于,两个共同作用让网页实现需要的布局样式。

2022-04-27

vga_picture.rar

基于vga接口的图片显示例程,使用quartus II开发平台。

2021-07-23

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除