Vivado固化程序的压缩方法

最新推荐文章于 2024-01-04 21:25:49 发布

卯【金】刀

最新推荐文章于 2024-01-04 21:25:49 发布

阅读量1k

点赞数

分类专栏： viado FPGA 文章标签： fpga开发开发语言

本文链接：https://blog.csdn.net/qq_41894385/article/details/128679841

版权

FPGA 同时被 2 个专栏收录

12 篇文章 6 订阅

订阅专栏

viado

4 篇文章 1 订阅

订阅专栏

Vivado固化程序的压缩方法

提示：这里可以添加系列文章的所有文章的目录，目录需要自己手动添加
FPGA 编译后的程序往往太大，通过压缩，可以减少大小，这样有几点好处：下载速度快，占用FLASH 更小的体积，加载速度更快，通过配置FLASH 为4 线加载，以及配置FLASH 的加载时钟。这个很简单，只要加入以下在这里插入代码片代码：

set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]

如果你是ZYNQ 的FPGA，由于ZYNQ 的FLASH 不是通过FPGA 加载的，而是通过ARM,那么只要以下几行代码：

set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]

如果你是ZYNQ UltarScale+ 的FPGA，那么只要以下几行代码：

set_property BITSTREAM.GENERAL.COMPRESS true [current_design]

以上是代码各式说明含义呢？FPGA 工程师学习的东西挺多的，我们要还有了解硬件：

1、CFGBVS 参数：

当CFGBVS 连接至Bank 0 的VCCO 时，Bank 0 的VCCO 必须为2.5V 或3.3V。如果Bank 14 或15 的I/O 用于配置，则这些Bank（14 和15）的VCCO 也必须为2.5V 或3.3V。在CFGBVS 连接至GND 时，Bank0 的VCCO 应为1.8V。如果Bank 14 或15 的I/O 用于配置，那么这些Bank（14 和15）的VCCO 也必须为1.8V。