vivado下ibert学习笔记-zynq7015

最新推荐文章于 2024-05-14 21:58:51 发布
最新推荐文章于 2024-05-14 21:58:51 发布
阅读量3.5k 收藏 28
点赞数 4
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41984681/article/details/106005215
版权

利用ibert对板子的高速收发器进行测试

  1. 打开vivado，新建工程，在IP Catalog下输入ibert，双击
    在这里插入图片描述2. 进入IP设置界面，名字随便起，silicon version选择使用的硅版本，protocol选择要使用的协议，linerate线速率我这里是使用的和光模块一样的1.25Gbps，datewidth选择收发器模块内的数据总线宽，refclk选择使用的参考时钟频率，Quad count选择要使用的收发器模块的数量，Pll Used选择要使用的锁相环在这里插入图片描述3. 将协议分配给要使用的收发器模块，参考时钟和ibert的内部时钟根据原理图要选择MGTREFCLK1_112在这里插入图片描述
    在这里插入图片描述4. 时钟设置，source选择之前设置的Quad 112_1
    在这里插入图片描述
    5. 设置好以后，ok然后generate
    在这里插入图片描述在这里插入图片描述
    6.右击ibert核，选择open IP example design，生成实例

在这里插入图片描述7.添加光模块SFP程序，光纤允许引脚设置低电平，然后添加引脚约束XDC文件

在这里插入图片描述在这里插入图片描述8.将ibert测试例程编译生成bit文件，插入光模块连接好光纤，给开发板上电，烧录程序，可以看到有两个链路锁定，速度1.25Gbps

在这里插入图片描述
9. 点击Auto-detect links，观察“serial I/O Links” 如果error不是0，点击reset重新开始测试
在这里插入图片描述 10. 选择一个链路，右键“Create Scan”，就可以观测到眼图了，如下图
在这里插入图片描述

烛火下的乌托邦_
关注
  • 4
    点赞
  • 踩
  • 28
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ZYNQ IBERT核对高速串行收发板级硬件测试
wangjie36的博客
06-23 2426
在 vivado 中找到 IBERT 7 Series GTX 这个 IP 核 1，千兆配置方法：千兆 1.25G 速率 IBERT 测试协议选择千兆以太网 gigabit ethernet，GTX 参考时钟选择频率选择 125MHz，我们只需要测试与 SFP+连接的 4 组 GTX，所以 GTX Quad 选择 1。千兆以太网使用了 1000BASEX 标准，采用了 8b/10b 编码方式，所以 GTX 的传输速率为 1000Mbps×10/8=1250Mbps=1.25Gbps。 2，万兆
Vivado 中ibert的使用
卖红薯的小孩
03-08 3159
1 概述 通过Vivado 自带的ibert工具可以对FPGA的GT进行板机的硬件调试。通过ibert可以观察眼图，获取误码率以及调节串行收发器的参数。验证信号的稳定性和信号完整性，从而预判可能存在的问题。另外在做ibert测试之前，建议先了解GT的结构，否则很多参数设置看的是一脸茫然...... 2 IP配置及测试 ibert中的BERT是比特错误概率测试（Bit Error Ratio Test）的缩写，即误码率测试。Vivado中ibert工具的测试原理是通过收发器的回环实现，通过比对发送/接收
linux arm核,Zynq 7015 linux跑起来之构建ARM核
weixin_32252271的博客
05-13 279
描述首先，这里跑linux主要是PS部分的，这里暂时不用PL部分。打开vivado新建一个project.项目名和保存路径RTL projectnextnextnext选Board,如果选器件，是一样的，只是需要去根据实际情况设置一些东西。然后Next完成。Create Block Design 这里我们需要构建PS核所以我把Design name改成ARM_CORE,当然，是根据实际情况来，你想...
【vivado】 IBERT GT收发器误码率测试
最新发布
liuchj的博客
05-14 918
协议是线速/数据宽度/参考时钟速率的组合。一个 IBERT 内核最多可以定义三个协议，并且可以将任意数量的可用 Quad 指定为定义的任何协议。Silicon Version：选择“常规 ES/产品”或“初始 ES”按钮以匹配目标芯片，这两者的区别暂时还没弄清楚，一般来说使用过程中默认选第一个。Number of Protocols：选择协议的数量， 一个IBERT 最多可定义三个协议。Protocol：在Protocol框中，选择自定义（custom）或其他预定义协议。
vivado iBert 测试
weiweiliulu的专栏
03-24 1127
以上配置完成后 自动生成IP 的example 。 不用分配引脚，直接使用就可以。
Vivado Ibert示例工程
02-18
内含Ibert测试示例工程，实现了Ibert测试光口硬件。
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸。
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
vivado-boards-master_Zynq_ZedBoard_Vivado_vivadoboard_zynq_
09-30
zynq vidvado master board
High-Level-Synthesis-Flow-on-Zynq-using-Vivado-HLS-master.zip
08-09
四个HLS入门得例子，Xilinx暑假计划的作业，步骤特别详细，比一众的开发板教程要好的多，里面详细讲解了为什么进行这样的directives，以及这些directives的作用
集成式比特误码率测试仪在FPGA中的应用
01-20
摘要：IBERT即集成式比特误码率测试仪，是Xilinx专门用于具有高速串行接口的FPGA芯片的调试和交互式配置工具。文中介绍了IBTERT基本功能、实现原理，并结合实例阐述用IBTERT调试FPGA时的具体方法和调试步骤。 　　关键词：误码率测试仪；高速串行接口；眼图 　　随着高速数字系统的发展，高速串行数据被广泛使用，内嵌高速串行接口的FPGA也得到大量应用，相应的高速串行信号质量的测试也越来越频繁和重要。通常用示波器观察信号波形、眼图、抖动来衡量信号的质量，Xilinx提供的IBERT（Integrated Bit Error Ratio Tester）作为一种高速串行信号测试的辅助
VIVADO IBERT学习
weixin_37281967的博客
03-31 316
2.QUAD代表包含几个4lane的PLL，因为QPLL下面挂4个lane，一个bank包含4条，所以就是bank数量。如果协议层例化为2个，那么对应4lane分别挂在两个协议层，总共还是8lane，如下。发现一个截图好软件，之前snapgit需要破解而且大，现在用snapaste挺好，小巧反应迅速。V7的IBERT可以用来测试误码，但是使用中有诸多限制，例化工程测试下效果。1.IP中例化一个IBERT。手上没板子，周一验证。3.新增一个示例工程。
Vivado下IBERT使用指南
lxm920714的专栏
11-13 6374
来源：https://www.cnblogs.com/chengqi521/p/7867066.html、https://blog.csdn.net/qq_22279697/article/details/80763018、https://blog.csdn.net/hhpingyear/article/details/96750849 1.Ibert回环测试问题 2.IBERT回环测试...
VIVADO下IBERT使用指南
weixin_30776545的博客
03-16 430
https://wenku.baidu.com/view/50a12d8b9ec3d5bbfd0a74f7.html http://blog.csdn.net/wordwarwordwar/article/details/52961828 转载于:https://www.cnblogs.com/chengqi521/p/8578758.html
使用vivado IBERT Ultrascale GTH IP核，测试GTH眼图
yindq1220的博客
03-31 4413
一、选择IP核 IBERT Ultrascale GTH,按照硬件电路选择参数，然后生成IP核 二、生成IP核后，右击该IP核，点击 open IP example design，生成示例工程。如有需要，可以在顶层添加所需要的控制接口，并在约束文件添加约束。 三、编译示例工程，并烧写到板子上。保证板子上的GTH时钟输入稳定，烧写完成后界面如下。 四、点击上图的creat links按钮，将需要测试的信号添加到new links，点击确定。 五、右击link..
用VIVADO中Ibert IP核检验高速Bank是否正常
qq_42712308的博客
12-29 2405
FPGA上对应的高速BANK一般都是固定的 BANK111-118，下面就来说一下怎么使用VIVADO中IBERT核去检验高速BANK是否能正常工作 如上图所示，在IP搜索中输入IBERT，速度，位宽 ，时钟根据你自己的需求进行选择。Quad PLL记得勾选。 如上图所示，选择你要测试的BANK，速度。 如上图所示，Source一栏中选中你要测试的BANK，然后ok，生成IP核，IP核生成后，右键点击IP核，Open IP Example Design，生成测试例程，综合，实现，生成.
vivadohlsdsp_FPGA硬件加速学习vivado hls-----------------卷积加速
06-01
对于使用 Vivado HLS 进行 FPGA 硬件加速的卷积加速问题，我们可以通过以下步骤实现： 1. 将卷积操作转换为 C/C++ 代码，以便在 Vivado HLS 中进行进一步的优化。 2. 在 Vivado HLS 中使用 pragma 指令进行优化，...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值