超级会员免费看
这篇博客分享了2024年海康威视数字逻辑设计工程师笔试的题目，涵盖多选和单选题，涉及AXI协议、SystemVerilog语言、UVM通信接口、代码覆盖率、Linux与Windows操作系统使用、功能覆盖率、Shell脚本语法、定向测试等多个方面。
文章目录
- 前言
- 一、多选题
- 二、单选题
-
- 1、sequence执行start程序时，会回调哪个函数?
- 2、处理器中，开发存储器层次结构是基于什么原理
- 3、以下属于代码检查工具的是?
- 4、在python语法中，以下代码的输出是:
- 5、在SystemVerilog语言中，函数Foo定义如下，那么执行其它代码完后，x和y的取值是多少?
- 6、如果芯片的一个输入管脚在应用时没有连线，保持悬空。此时该信号经过PAD中的BUF到达内部逻辑电路时，观察到的该信号的值是什么
- 7、以下哪个可以实现UVM callback机制?
- 8、假设输入信号a, b, c的位宽分别是10bit，5bit,14bit，输出result=a*b+c，如果要实现不损失精度的输出，则输出需要定义为多少bit
- 9、验证结束的衡量标准描述错误的是?
- 10、在SystemVerilog语言中，x的y次方以下表达式正确的是?
前言
笔试题型：单选 + 多选
笔试平台：百一测试（电脑监控）
笔试时间：1h30min
一、多选题
1、下面属于AXI定义的传输通道的是
A. AW通道
B. D通道
C. B通道
D. AR通道
2、在SystemVerilog语言中，如果想要约束随机变量x在a和b之间，以下代码中正确的是?
A. a<=x<= b;
B. x <= b; x > = a;
C. b >=x; a<= X;
D. b>=X>=a
3、UVM的通信接口类型包括哪些?
A. port
B. fifo
C. export
D. imp
4、常见的代码覆盖率收集包括哪些?
A. 表达式覆盖(Condition
订阅专栏 解锁全文
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
