牛客网Verilog刷题——VL17

最新推荐文章于 2024-07-24 12:40:58 发布
最新推荐文章于 2024-07-24 12:40:58 发布
阅读量231 收藏
点赞数
分类专栏： 牛客刷题 文章标签： fpga开发 Verilog语法基础
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42224089/article/details/130336817
版权

牛客网Verilog刷题——VL17

题目

  请使用3-8译码器和必要的逻辑门实现全减器，全减器接口图如下，A是被减数，B是减数，Ci是来自低位的借位，D是差，Co是向高位的借位。
在这里插入图片描述
  3-8译码器代码如下，可将参考代码添加并例化到本题答案中。

module decoder_38(
   input             E      ,
   input             A0     ,
   input             A1     ,
   input             A2     ,
   
   output reg       Y0n    ,  
   output reg       Y1n    , 
   output reg       Y2n    , 
   output reg       Y3n    , 
   output reg       Y4n    , 
   output reg       Y5n    , 
   output reg       Y6n    , 
   output reg       Y7n    
);

always @(*)begin
   if(!E)begin
      Y0n = 1'b1;
      Y1n = 1'b1;
      Y2n = 1'b1;
      Y3n = 1'b1;
      Y4n = 1'b1;
      Y5n = 1'b1;
      Y6n = 1'b1;
      Y7n = 1'b1;
   end  
   else begin
      case({A2,A1,A0})
         3'b000 : begin
                     Y0n = 1'b0; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b001 : begin
                     Y0n = 1'b1; Y1n = 1'b0; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b010 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b0; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b011 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b0; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b100 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b0; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b101 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b0; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b110 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b0; Y7n = 1'b1;
                  end 
         3'b111 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b0;
                  end 
         default: begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end
      endcase  
   end 
end    
     
endmodule
信号类型输入/输出位宽
AwireIntput1
BwireIntput1
CiwireIntput1
DwireOutput1
COwireOutput1

  全减器真值表如下。

ABCiDCo
00000
00111
01011
01101
10010
10100
11000
11111

  而3-8译码器的真值表如下。

A2A1A0Y0nY1nY2nY3nY4nY5nY6nY7n
00001111111
00110111111
01011011111
01111101111
10011110111
10111111011
11011111101
11111111110

  对比全减器的真值表与3-8译码器的真值表，可以知道，在全减器中，当A、B、Ci为001、010、100、111时，D为1，当A、B、Ci为001、010、011、111时，Co为1。将全减器的三个输入A、B、Ci分别接到3-8译码器的三个输入端A2、A1、A0，则D的值为3-8译码器在输入为001、010、100、111时输出的值的或非运算，即D=(~Y1n) || (~Y2n) || (~Y4n) || (~Y7n) ；而Co值为3-8译码器在输入为001、010、011、111时输出的值的或非运算，即Co=(~Y1n) || (~Y2n) || (~Y3n) || (~Y7n) 。在这里可以使用与非门代替或非运算，减少资源的使用，即D = ~(Y1n && Y2n && Y4n && Y7n)，Co = ~(Y1n && Y2n && Y3n && Y7n)。

答案

`timescale 1ns/1ns

module decoder_38(
   input             E      ,
   input             A0     ,
   input             A1     ,
   input             A2     ,
   
   output reg       Y0n    ,  
   output reg       Y1n    , 
   output reg       Y2n    , 
   output reg       Y3n    , 
   output reg       Y4n    , 
   output reg       Y5n    , 
   output reg       Y6n    , 
   output reg       Y7n    
);

always @(*)begin
   if(!E)begin
      Y0n = 1'b1;
      Y1n = 1'b1;
      Y2n = 1'b1;
      Y3n = 1'b1;
      Y4n = 1'b1;
      Y5n = 1'b1;
      Y6n = 1'b1;
      Y7n = 1'b1;
   end  
   else begin
      case({A2,A1,A0})
         3'b000 : begin
                     Y0n = 1'b0; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b001 : begin
                     Y0n = 1'b1; Y1n = 1'b0; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b010 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b0; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b011 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b0; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b100 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b0; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b101 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b0; Y6n = 1'b1; Y7n = 1'b1;
                  end 
         3'b110 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b0; Y7n = 1'b1;
                  end 
         3'b111 : begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b0;
                  end 
         default: begin
                     Y0n = 1'b1; Y1n = 1'b1; Y2n = 1'b1; Y3n = 1'b1; 
                     Y4n = 1'b1; Y5n = 1'b1; Y6n = 1'b1; Y7n = 1'b1;
                  end
      endcase  
   end 
end    
     
endmodule

module decoder1(
   input             A     ,
   input             B     ,
   input             Ci    ,
   
   output wire       D     ,
   output wire       Co         
);

wire Y0n,Y1n,Y2n,Y3n,Y4n,Y5n,Y6n,Y7n;    

decoder_38 decoder_38_inst(
   .E  (1'b1)    ,
   .A0 (Ci)    ,
   .A1 (B)    ,
   .A2 (A)    ,
   
   .Y0n(Y0n)    ,  
   .Y1n(Y1n)    , 
   .Y2n(Y2n)    , 
   .Y3n(Y3n)    , 
   .Y4n(Y4n)    , 
   .Y5n(Y5n)    , 
   .Y6n(Y6n)    , 
   .Y7n(Y7n)    
);

assign D = ~(Y1n & Y2n & Y4n & Y7n); 
assign Co = ~(Y1n & Y2n & Y3n & Y7n);

endmodule
锅巴不加盐
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
74LS138设计一位二进制全减器
重恩的博客
03-26 8万+
1） 首先我们要知道什么是全减器，先弄懂全减器。 全减器真值表如图。下面来讲解一下这个全减器。 这里的Ci A B是输入信号，Co D 是输出信号。这个非常重要。 表中字符含义 Ci ：表示来自低位的借位，很多人第一次不懂低位来的进位是什么意思，你可以这样想，先考虑咱们常见的十进制减法。这里只是计算某一位数相减，可能有两种情况。1）减数小于被减数，需要向高位借位，那么问题就来了，向高位借位后...
牛客网Veirlog刷题答案目录（持续更新）
qq_42224089的博客
04-25 1760
牛客刷题答案目录，仅为个人做题笔记！！
3线8线译码器74HC138&门电路设计一位二进制全减器电路
热门推荐
HopesunIce的博客
05-11 7万+
74HC138&门电路设计一位全减器电路          这个是数电课本上的一个习题   （上课效率基本为0  所以只能下课 自己学点   所有的课程都是 这样  ）刚明白这个题目 写下来 也让自己加深一下理解  也希望可以帮助到大家   哈哈     首先你得知道什么是全减器才能知道怎么做吧  Hopesun 和大家一起来说一下 全减器的真值表如下图：   没找到好图  
C语言中的借位
weixin_53541570的博客
07-28 1840
C
牛客网Verilog题解（进阶篇—序列检测&计数器&存储器）
m0_52432293的博客
07-06 526
牛客网Verilog题解（进阶篇—序列检测&计数器&存储器）
verilog+牛客网刷题自己编写代码汇总+时序分析+状态机等+刷题学习
08-10
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9...
md5全流水verilog实现——64级流水线
07-03
MD5全流水线Verilog实现是一种高效的硬件设计技术，用于加速MD5（Message-Digest Algorithm 5）哈希计算过程。MD5是一种广泛使用的加密散列函数，产生一个128位（16字节）的散列值，通常表示为32个十六进制数字。在...
verilog+牛客网刷题自己编写代码汇总+时序分析+状态机等+刷题学习_rezip.zip
07-13
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9...
verilog+牛客网刷题自己编写代码汇总+时序分析+状态机等+刷题学习_rezip1.zip
07-13
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9...
verilog教程——夏宇闻
12-04
夏宇闻版verilog教程，详细介绍verilog语言，有助于学习FPGA开发
牛客Verilog语法刷题Day 1
gaishidra的博客
05-01 1554
校验器的输入是由原始数据位和校验位组成 对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。 对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）ns A. 30 B. 40 C. 50 D. 60 本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns 时间(s)=1/时钟频率(单位换算成HZ)，50MHz的时钟为20n.
牛客网verilog题解（快速入门—基础语法）
m0_52432293的博客
06-28 1049
牛客网verilog题解（快速入门—基础语法）
全减器及其相关概念的理解
xuchaoxin1375的博客
11-15 5928
首先,我们需要认识到,本位,高位和低位分别是什么;以及低位向本位借位和本位向高位借位是指什么(这里的"位"概念和全加器的中提到的概念一致) 对比全加器:
【校招Verilog进阶挑战】序列检测篇：VL2、含有无关项的序列检测
悟已往之不谏 知来者之可追
04-19 2194
序列检测篇：VL2、含有无关项的序列检测
牛客网刷题VL1 输入序列连续的序列检测
weixin_44072819的博客
04-19 486
描述 请编写一个序列检测模块，检测输入信号a是否满足01110001序列，当信号满足该序列，给出指示信号match。 模块的接口信号图如下： 模块的时序图如下： 请使用Verilog HDL实现以上功能，并编写testbench验证模块的功能 输入描述： clk：系统时钟信号 rst_n：异步复位信号，低电平有效 a：单比特信号，待检测的数据 输出描述： match：当输入信号a满足目标序列，该信号为1，其余时刻该信号为0 看了一下评论，我怎么感觉大家的状态图画错了，还是我画错了？？ 他们为啥都s4：
verilog 练习题1
Studying……
03-03 5020
设计一个带控制端的逻辑运算电路，分别完成正整数的平方、立方和阶乘的运算 module test33(clk,n,result,reset);  output[31:0] result;  input[3:0] n;  input reset,clk;  reg[31:0] result;  always @(posedge clk) //clk??????????  begin 
牛客网Verilog快速入门题目收获——四选一多路器（VL1）
H19981118的博客
04-08 914
经过同学解答，状态转换与波形图均正确，但状态转换的书写不太规范，这里以表格的形式，给数据明确的标识，防止出现理解偏差。
47.简易电压表的设计与验证（2）
最新发布
2301_80417284的博客
07-24 530
简易电压表的设计与验证（2） 仿真、验证、上板验证
牛客网刷题verilog
08-24
牛客网是一个面向程序员的在线学习和刷题平台，提供了众多编程题目供用户练习和测试自己的编程能力。在牛客网上，你可以找到各种编程语言的题目，包括Verilog。Verilog是一种硬件描述语言，用于描述和设计数字电路。在牛客网的Verilog题目中，你可以学习和练习Verilog的基础语法、组合逻辑等内容，并通过编写代码实现题目要求。通过刷题，你可以提高自己的编程能力和解决问题的能力。 <span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [【牛客网刷题系列 之 Verilog快速入门】~ 优先编码器电路①](https://blog.csdn.net/qq_40549426/article/details/125557914)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *3* [牛客网刷题verilog学习（一）](https://blog.csdn.net/glorialog/article/details/127398438)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值