verdi显示UVM树形结构

最新推荐文章于 2023-10-09 17:06:00 发布
最新推荐文章于 2023-10-09 17:06:00 发布
阅读量1k 收藏
点赞数
分类专栏： 工具学习 文章标签： 硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42250376/article/details/127017699
版权

VCS运行分为两个阶段：编译compile和仿真simulation。同时会对应着编译选项和仿真选项。

verdi 显示uvm树形结构

1、verdi版本：目前测试2018可以，2017有问题

2、编译和仿真选项

3、切换版本时需要删除exec文件

4、verdi和vcs版本最好一致

打翻怪将军
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY
Holden_Liu的博客
12-12 1万+
软件中的设计模式可归纳为三类：创建型，结构型，行为型。本节介绍创建型设计模式在UVM中的应用。 在开始创建型设计模式介绍之前，回顾下Systemverilog中的Parameterized classes 和 Static method 的相关语法。 参数化的类 SV中的参数化的类，类似于Verilog中参数化的模块，例化时指定位宽等的值，在SV中一般用于为类增加数据类型的参数。 如下示例，在声明S_bit句柄时，传入的type类型为bit [1:10]，W没有指定默认为5，如果type T没有指定
#VERDI# 关于UVM Debug Mode UG 学习（一 环境准备）
那么菜的博客
03-28 1696
基本介绍 Verdi UVM Debug Tool : 是针对UVM 平台的debug工具，可以像打开RTL一样，层次化显示testbench，便于阅读。同时针对UVM特有的Resource,Factory,Phase,Sequence,Register,TLM connection等，可以显示仿真的详细内容，便于调试。 环境准备 环境变量: $VERDI_HOME, $LD_LIBRARY_PATH 等 TB: 包含reg_model，及本学习model 的目录层次结构如下： Makefile.
verdi uvm debug
qq_40268651的博客
03-19 1318
本篇文章总结了一些verdi UVM Debug的仿真选项，内容和图片来自于verdi 2020版的官方UVM Debug User Guide文档。文档中部分内容与实际使用时不符，可能与verdi版本有关。
verdi UVM_HIER不显示内容
zt5169的博客
12-22 1878
如果VCS版本低于VERDI setenv VCS_UVM_HOME $VERDI_HOME/etc/uvm UVM_VEDI_TRACE simv +UVM_VERDI_TRACE=“UVM_AWARE+HIER” simv -gui=verdi 在界面显示之后，点run箭头，才会建立UVM world。
verdi显示OVM/UVM Hierarchy View
最新发布
qq_36683398的博客
10-09 998
使用vcs+verdi+UVM进行UVM debug的时候，verdi加载的时候看不到UVM树形结构图。verdi显示OVM/UVM Hierarchy View。需要先仿真一定时间（自己定），然后就可以常看树形结构了。打开界面后，并不会直接显示树形层级。
uvm+vcs+verdi基本平台搭建
11-09
uvm+vcs+verdi基本平台搭建,也许平台不是很难，但是网上没有 UVM 在 VCS 中的详细教程，但是对于初学者就是一道屏障，我探索了几天，下文将一步一步的举例子说明 UVM+VCS+Verdi 的 liunx 平台搭建过程
(AHB VIP为例)Verdi UVM/interactive debug mode简单使用
geter_CS的博客
11-09 3620
AHB VIP为例，Verdi UVM/interactive debug mode简单使用
用Verdi 查看UVM环境中的变量等信息
分享记录一下工作中遇到的相关知识
07-04 1619
看register model里面的值也是类似的做法，找到 register view，然后找到 register model 添加 register 到 waveform里面。答案是有的，下面让我们看看是怎么做到的。下面我们看下 uvm component里面的信息，通过指定一个 component 然后右击 add to waveform 就可以看 component的信息。跑完仿真之后，我们点击Verdi 里面 UVM这个地方，会出现UVM的环境。跑仿真的时候会跳出下面verdi的界面。
VCS+Verdi进行testbench调试
253765952
05-04 2973
背景： 在进行testbench调试时，使用消息打印或者单纯的ucli进行调试效率较低，利用Verdi进行图形化界面调试可以提升效率。 方法： 编译选项：-kdb 仿真选项：-verdi tips： watch：在开始仿真时，会进入到verdi界面。在仿真暂停时，可以在左上角的导航栏切换到class标签（或者第一个标签，包含dut top），在搜索栏结合*搜索关注的class，如*refm*，class下面有此class的instance，点到instance，右边会显示member，class
linux VCS+verdi实现UVM实战第二章例子
12-23
适合初学者
UVMDebugUserGuide_uvmdebuguserguide_UVM_
10-01
uvm debug userguide. uvm debug userguide
UVM平台搭建过程.pdf
05-16
UVM+VCS+Verdi 的 liunx 平台搭建过程和 Questa-sim+UVM 的 window 平台搭建。
verdi详细安装文档
08-10
verdi 安装指南 verdi 是一个流行的EDA（Electronic Design Automation）工具，用于集成电路设计和验证。下面是 verdi 的详细安装指南： Step 1: 准备安装文件 在安装 verdi 之前，需要准备两个文件夹：verdi ...
Verdi Transaction Debug Mode 简单使用
Holden_Liu的博客
06-23 6102
目录 文档与源码： 介绍： 准备： 使用： 待续： 文档与源码： User Guide: Verdi_Transaction_and_Protocol_Debug.pdf in $VERDI_HOME/doc Verdi online doc:https://solvnet.synopsys.com/dow_retrieve/latest/verdi/verdi_olh/index.htm#page/ //need log in SolvNet before testbench...
verdi直接打开list文件
moon9999的博客
11-23 3047
前言 没有验证环境时，需要看下代码层次，并且检查下空驱和空载的信号； 解决 可以直接通过verdi看代码层次，有list文件就可以，list文件内容如下： [xiaotu@xiaotu-eda ~/my_work/verdi_demo]$cat top.lst ../vcs_demo/rtl/mem.v 直接指定list文件同时指定top层次即可： verdi -f top.lst -top mem & ...
Verdi UVM Debug Mode 简单使用
热门推荐
Holden_Liu的博客
06-23 1万+
待续
vcs+verdi+uvm的makefile环境
lololkj的博客
11-05 3373
vcs+verdi+uvm+makefile环境 最近几天在学习uvm，开始看张强大佬的书，准备写个小环境测试一下。可是之前都是用testbench，没用过uvm，连基本的仿真环境也没，在网络上搜寻一番后(没有沉迷其中)，终于把基础环境搞好了。 vcs version :vcs-mx_vN-2017.12-SP2-6 verdi version:Verdi_0-2018.09-SP2 uvm version :uvm1.2 makefile环境： debussy_lib = -p novas.tab的路
UVM+verdi的一些小问题
Grady
01-14 7802
1、uvm_top.print_topology()函数 在end_of_elaboration_phase中利用uvm_top.print_topology()函数打印uvm拓扑结构。 其中uvm_verbosity表明uvm打印冗余度。 2、波形文件 uvm work中生成的波形文件module_name.fsdb和利用脚本更换名字和路径后的波形文件KaTeX parse error: Exp...
verdi显示电平变化
08-22
您好！对于显示电平变化，您可以通过以下方式进行操作： 1. 使用数字多用途输入/输出（GPIO）引脚：Verilog或VHDL等硬件描述语言可以用于编写FPGA或ASIC设计，以控制和读取GPIO引脚的电平。这些引脚可以连接到显示设备上的控制端口，通过改变引脚的电平来实现显示内容的变化。 2. 驱动LCD或LED显示器：如果您想要显示更复杂的内容，例如文本、图像或视频，您可以使用专门的驱动芯片来控制LCD或LED显示器。这些驱动芯片通常具有接口，可以通过I2C、SPI或其他通信协议与您的电路板进行通信。 3. 使用显示控制器：某些FPGA或ASIC芯片上集成了显示控制器，它们可以直接控制显示设备。您可以将显示内容加载到显示控制器的内存中，并使用适当的接口将其显示在屏幕上。 请注意，具体的实现细节可能会根据您所使用的硬件平台和显示设备而有所不同。以上只是一些常见的方法，供您参考。如有需要，请提供更详细的信息，以便我能够给出更具体的建议。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值