HDLBits答案(13)_Verilog移位寄存器附加题

最新推荐文章于 2021-09-27 11:42:11 发布

原创

最新推荐文章于 2021-09-27 11:42:11 发布 · 7.3k 阅读

6 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

本文介绍使用Verilog实现三种不同的移位寄存器电路。包括基于异或的单元状态转移、复杂的状态转移条件以及模拟生命游戏的细胞自动机。通过具体的Verilog代码示例解释了每种电路的工作原理。

Verilog移位寄存器

HDLBits链接

前言

今天更新一节内容，该小节题目不多，共三道，但技巧性挺强。

题库

题目描述1：各单元的下一状态是此时当前单元相邻两位的异或。

在这个电路中，创建一个512单元系统(q(511:0))，并在每个时钟周期中前进一个时间步长。加载(load)表明系统的状态应该加载data[511:0]至q中,假设边界(q[0]和q[512])都为零。

Solution1：

module top_module(
    input clk,
    input load,
    input [511:0] data,
    output [511:0] q ); 

    always @(posedge clk)begin
        if(load)begin
            q <= data;
        end
        else begin
            q <= {1'b0,q[511:1]}^{q[510:0],1'b0};
        end
    end
    
endmodule

题目描述2：

与题目一类似，状态转移条件发生变化，如下图所示：