[XSIM 43-3225] Cannot find design unit xil_defaultlib.multi_j_tb in library work located at xsim.dir

最近在写verilog,发现CSDN上很多人都会把自己的学习心得和调试过程上传。我也就效法一下。

在对IP核进行时序的过程中,出现了如题的错误。

并且有一条warning如下

[IP_Flow 19-1687] The current project language is set to Verilog. However IP 'mult' does not support 'Verilog Simulation' output products, delivering 'VHDL Simulation' output products instead.

按照网络上的搜到的方法,将testbench的Library从default改成了work。

但是[IP_Flow 19-1687]仍然在且增加了

[filemgmt 56-99] Vivado Synthesis ignores library specification for Verilog or SystemVerilog files. ["D:/vivado/xiefangcha/MUSIC.srcs/sources_1/new/multi_jacobi.v":]

该方法不是出现这个问题的原因

具体的解决方案

表面上, 'elaborate' step failed with error(s).似乎不是语法错误。

仔细翻看TCL Console 却发现,在complie中ERROR,ERROR: [VRFC 10-1040] module multi_j_tb ignored due to previous errors 

testbench编译被忽略了呀!!所以改正语法错误才是关键!!

  • 2
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值