if ....else if ...else产生latch的理解

努力准备秋招

已于 2023-02-06 15:09:02 修改

阅读量213

点赞数

分类专栏： FPGA学习文章标签： fpga开发 Powered by 金山文档

于 2023-02-06 14:36:46 首次发布

本文链接：https://blog.csdn.net/qq_42747105/article/details/128900989

版权

FPGA学习专栏收录该内容

25 篇文章 7 订阅

订阅专栏

文章讨论了在Verilog编程中，对于组合逻辑电路，使用if-else语句的必要性。如果不使用else，当所有条件都不满足时，输出可能会不确定，因为编译器会自动生成考虑所有情况的冗余逻辑。为了避免这种情况，建议在最后一个if语句后添加else子句，明确指定一个默认的输出状态，以保证逻辑的清晰和效率。

摘要由CSDN通过智能技术生成

1、不加else的情况

always@(*)
if({in1,in2,in3} == 3'b000)
out = 8'b0000_0001;
else if({in1,in2,in3} ==3'b001)
out = 8'b0000_0010;
else if({in1,in2,in3} ==3'b010)
out = 8'b0000_0100;
else if({in1,in2,in3} ==3'b011)
out = 8'b0000_1000;
else if({in1,in2,in3} ==3'b100)
out = 8'b0001_0000;
else if({in1,in2,in3} ==3'b101)
out = 8'b0010_0000;
else if({in1,in2,in3} ==3'b110)
out = 8'b0100_0000;
else if({in1,in2,in3} ==3'b111)
out = 8'b1000_0000;

endmodule

2、加else

always@(*)
if({in1,in2,in3} == 3'b000)
out = 8'b0000_0001;
else if({in1,in2,in3} ==3'b001)
out = 8'b0000_0010;
else if({in1,in2,in3} ==3'b010)
out = 8'b0000_0100;
else if({in1,in2,in3} ==3'b011)
out = 8'b0000_1000;
else if({in1,in2,in3} ==3'b100)
out = 8'b0001_0000;
else if({in1,in2,in3} ==3'b101)
out = 8'b0010_0000;
else if({in1,in2,in3} ==3'b110)
out = 8'b0100_0000;
else if({in1,in2,in3} ==3'b111)
out = 8'b1000_0000;
else
out = 8'b1000_0000;//else

endmodule