Altium Designer PCB设计该注意的点

最新推荐文章于 2024-07-15 21:45:21 发布

while(1)

最新推荐文章于 2024-07-15 21:45:21 发布

阅读量1.5k

点赞数 2

分类专栏： PCB设计

本文链接：https://blog.csdn.net/qq_42900996/article/details/93708911

版权

PCB设计专栏收录该内容

2 篇文章 3 订阅

订阅专栏

（连线）连线要精简，尽可能短，尽量少拐弯，力求线条简单明了
（贴片元件间距离最小0.5mm）我们要注意贴片器件（电阻电容）与芯片和其余器件的最小距离芯片：一般我们定义分立器件和IC芯片的距离0.5～0.7mm，特殊的地方可能因为夹具配置的不同而改变
（IC电源脚放置去偶电容）对于IC的去耦电容的摆放，每个IC的电源端口附近都需要摆放去耦电容，且位置尽可能靠近IC的电源口，并使之与电源和地之间形成的回路最短。当一个芯片有多个电源口的时候，每个口都要布置去耦电容。即0.01uf~`0.1uf 的瓷片电容，
（板边不应该走线或敷铜）另外就是要注意的是引线不能和板边过近，也不允许在板边铺铜（包括定位孔附近区域）
地线不应该形成闭合回路，以免因地线环流产生噪声干扰
双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。
接入PCB板的电源端口需要加滤波电容，电源的输入端跨接 10~100uf 的电解电容器，
数字地与模拟地分开，即线路板上既有逻辑电路又有线性电路，应尽量使它们分开。
PCB 板上的信号走线尽量不换层，即尽量不要使用不必要的过孔。
时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地。用地线将时钟区圈起来，时钟线尽量短。
I/O 驱动电路尽量靠近 PCB 板边，让其尽快离开 PCB。对进入 PCB 的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
MCU 无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。
对 A/D 类器件，数字部分与模拟部分不要交叉。
布局操作的基本原则
A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．
B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．
C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．
D. 相同结构电路部分，尽可能采用“对称式”标准布局；
E. 按照均匀分布、重心平衡、版面美观的标准优化布局；
同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。
发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。
元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。
布线优先次序
关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。
地线回路规则：环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。

窜扰控制
串扰（CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：加大平行布线的间距，遵循3W规则。在平行线间插入接地的隔离线。减小布线层与地平面的距离。
一般不允许出现一端浮空的布线（Dangling Line)。即断开没有连接的线
同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。
3W规则：为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。

器件布局分区/分层规则：
A. 主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。
B. 对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。