今天讲一下Signal Tap II的使用。
本章主要是讲解signal tap II的使用,signal tap II是quartus II 软件内部自带的一个逻辑分析仪,对于多通道数字信号的使用,一般都采用逻辑分析仪来操作。
Quartus II软件可以选择要捕获的信号,开始捕获的时间,以及要捕获多少的数据样本,还可以选择直接从器件的存储器块通过JTAG端口传送至STP II,并且有单次采样或者连续采样模式,捕获实时数据,方便工程的调试与开发。
对于signal tap II而言,是在工程中引入宏功能,以预先设定的时钟采样实时数据,并存储于FPGA中的RAM中,所以可见,使用STP II也要使用一定的代价,那就是占用FPGA内部资源,如果工程资源余量充足,况且可以使用,紧张的时候不建议采用STP II ,可以改用外部的逻辑分析仪操作。
还有一点注意的是,在全编译工程时,尽量不要把STP的文件也加载进来,因为STP本身占用一定的存储空间,这样会使编译速度减慢,而且还会消耗内部资源。
《FPGA全程进阶---实战演练》第三十二章 Signal Tap II 应用实例
本文介绍了如何使用Signal Tap II在FPGA开发中进行逻辑分析,详细阐述了其基础知识,包括如何设置采样时钟、采样深度、触发条件,并通过实例演示了操作步骤,强调了在工程资源紧张时应谨慎使用。
摘要由CSDN通过智能技术生成