第七章系统硬件设计
根据设计要求,该设计要求在硬件上运行验证、调试最终达到控制点上述点屏,这就需要一个可靠的硬件电路支持,在设计过程中参照了 Altera 公司的 Cyclone II 开发板设计了如下的电路图。
7.1电路的整体结构
如下图 7-1-7 所示为硬件整体的电路图
7.2电源部分
该电路的电源电压需要 3.3V 的 IO 电源、12V的 VCCINT 电源和 12V 的锁相环VCCPLL 专用电源,这些电源都要求稳定特别是 VCCINT 和 VCCPLL 如果电源不稳,则可能会工作不稳定甚至无法工作,严重的甚至会烧毁器件。
这里我选择的是容易获得的 5V 电源,通过 JP3 将 5V 的电源经过三端稳压器LM10853.3 降压后获得3.3V500mA 和m1085 1.2V 降压后获得12V200mA的电源。这样获得的电源就足够稳定了,可以提供给逻辑器件正常工作,但还不能供给锁相环工作,锁相环的纹波要求很小,还要再加一级滤波器,由 R6、C10、C11 组成的滤波器能满足锁相环对电源的要求。
7.3 JTAG下载器
由 Quartus I生成的下载文件需要通过专用的借口才能下载到芯片上去,图中的JP1JTAG 口与计算机的并口下载器相接,图右边的为目标 FPGA 芯片E