1. 制造测试
芯片制造出来以后进行出厂测试,在超大规模芯片中,传统的测试方法(功能测试)已经不能满足高效测试需求,这时候就引入了专门的DFT。
当前芯片设计趋势下:
- 电路门越来越多
- 测试pattern越来越多
- cell数量越来越多,但是芯片port增加的比例却没有赶上cell的进度。可以用于测试的port很少,用更少的port测试更多的cell,测试难度越来越大
- 工艺瓶颈导致cell物理错误的可能性增大,原始的测试方案难以应对层出不穷的测试问题
综上所述,测试难度、测试周期、测试成本不断增加。测试成本在芯片总成本甚至可能达到40-50%,驱动DFT技术的进步的最大驱动力就是测试成本
2. DFT
服务于测试的辅助性设计(在功能RTL中额外插入测试代码),需要在芯片前端流程中额外增加一定的硬件开销。利用实现的辅助性设计,产生高效经济的结构性测试向量,在ATE设备(Automatic Test Equipment)上测试,筛选出坏片。
2.1 功能测试
从设计功能出发, 不关心测试方法。覆盖率难以100%(质量),需要较长时间(成本)。
2.2 结构性测试
与芯片实现的功能解绑,依赖设计实现的结构,物理实现方案确定下后,版图的cell类型、数量、连接方式等进行测试,两结构相同的设计,其功能必然一样。
典型的芯片大体由 port(IO)、RAM、模拟部分,数字逻辑部分,如下所示
- 针对每一个部分,都有不同的测试方法。
- 结构性测试也可以保证从netlist->版图->芯片的一致性(类似形式验证,保证RTL和netlist一致性)。
- 版图->芯片的生产过程可能会引入各种各样的物理缺陷,如连线意外断开短接等,dft的方法可以发现甚至定位到缺陷地点,从而改善设计、生产过程,提高芯片良率。
- 根据设计的测试pattern,通过测试引脚输入芯片,检测输出是否和预期相符,从而进行判断,筛选坏片。
3. DFT意义
- 降低芯片测试难度,大幅降低芯片测试成本
- 检测物理设计输出与制造芯片出来的一致性
- 辅助检测制造过程中引入的物理缺陷,优化设计、生成流程