1、把原来得ila给注释掉,添加(mark_debug = “true”),在综合之后的网表中手动选择网络并点击“mark_debug”按钮;也可以在综合之前在 HDL 代码中为想要观察的 reg 或 wire 信号添加“Mark Debug”综合属性
2、点击Generate Bitstream -> Open Implemented Design -> Yes
3、 Open Implemented Design -> Debug
4、点击led_OBUF -> Set Up Debug -> Next -> Next
先放着吧,看上去挺复杂得,后面在说