xilinx vitis工程之FSBL代码笔记

已于 2024-07-30 10:21:55 修改
阅读量386 收藏 4
点赞数 1
文章标签： fpga linux
于 2024-05-31 20:47:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43467135/article/details/139361036
版权

启动文件fsbl、fmufw、设备树以及fpga中bit文件都是通过vivado工具编译XSA文件获取，获取方式通过vitis工程来操作的，在启动过程中开机fsbl固件启动到内核引导起来的时间开销有6s左右，其中包括了文件加载的时间，刨析vitis工程为了解决烧录固件中掉电的问题和看看能不能调过uboot预加载阶段
在这里插入图片描述
    
  
1、先进入fsbl_main.c文件main函数中
在这里插入图片描述
  
  

2、变量

	//fsbl状态
	u32 FsblStatus = XFSBL_SUCCESS;
	//fsbl阶段
	u32 FsblStage = XFSBL_STAGE1;
	//启动存储空间分区号
	u32 PartitionNum=0U;
	//控制在加载所有分区之前是否可以提前将控制权移交给应用程序
	u32 EarlyHandoff = FALSE;

  
  
3、初始化全局变量
进入四个阶段XFSBL_STAGE1-》XFSBL_STAGE4
在这里插入图片描述
在这里插入图片描述
阶段1-系统初始化
通过XFsbl_Initialize(&FsblInstance);函数完成fsbl初始化
  ①、获取复位原因
  ②、系统初始化
  ③、处理器初始化
  ④、DDR初始化
  ⑤、板卡初始化
  ⑥、重置验证
FsblStage状态位+1
在这里插入图片描述
获取复位原因
在这里插入图片描述

系统初始化
在这里插入图片描述

在这里插入图片描述

处理器初始化
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

DDR初始化
（注：感觉这部分对fsbl也没有用，可以注释掉）
在这里插入图片描述

在这里插入图片描述

板卡初始化XFsbl_BoardInit
XFsbl_BoardInit该函数执行所需的特定于单板的初始化，最重要的是它配置了GT通道和iic
（我暂时没看到fsbl阶段GT和iic这个用处，认为可以注释，不影响启动）
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

下周再说！！！

qq1820731879
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
xilinx zynq的fsbl阶段的调试
suixintt的博客
07-08 5399
1，什么情况下会使用zynq fsbl的启动调试模式？ 答：我们在进行zynq开发，常把项目生成bin文件或者mcs文件，然后加载到板子上进行调试运行。然而有时候把文件加载后，上电板子没任何响应，这时则需要启动zynq fsbl启动调试模式，看看启动具体是在哪里卡住了。 2，启动调试步骤 在myfsbl/src/fsbl_debug.h中添加#define FSBL_DEBUG_INFO，打开fsbl中所有的调试信息，启动过程中会有各种调试信息打印出来，这样就会很容易知道启动...
【HD】第一阶段引导加载程序——FSBL_Introduction
qq_41403946的博客
08-22 1122
FSBL
Xilinx ZYNQ 7000学习笔记二（FSBL代码分析启动-汇编代码）
u011116085的博客
09-20 3314
Xilinx ZYNQ 7000学习笔记
Petalinux快速入门向导 (6) 第五章.Vitis调试fsbl
王师傅
10-13 2904
如何单步测试fsbl 1.1先在cortexa53_0 bsp包里面选择xilffs xilsecure xilpm 如图操作，然后重新编译bsp 1.2创建fsbl工程 1.3减小代码大小（可选，可以不做这一步） 把FSBL_NAND/QSPI/SECURE_EXCLUDE_VAL 都改为(1U) 1.4设断点提示failed to plant： unresolved source line information 修改编译选项 ...
【Xilinx】MPSOC启动流程（二）- 第一段bootloader(FSBL)
顶级小学生
04-12 1294
Xilinx开发，ARM开发，嵌入式，Linux开发
14.4版本的Xilinx SDK软件使用方法和FSBL文件的创建方法图解
热门推荐
libinbin_1014的专栏
03-12 1万+
本文档是默认planhead软件已经成功导出硬件所需的bit等文件。该文档仅介绍SDK软件（14.4的版本）的使用方法。   第一步： 文件夹里只有一个hw文件     第二步： 打开SDK软件，在此处输入hw文件所在路径（注意不要有中文）     打开软件后，hw所在文件夹会多出.metadata文件，以后只要是有此文件的地方，该路径均可以在SDK软件中打开   第三步：
vitis 新建应用工程时，fsbl模板无法创建解决方法
weixin_50988214的博客
05-29 2197
参考博客： https://blog.csdn.net/qq_36229876/article/details/108238233
Xilinx Vitis 2020工程源目录修改
最新发布
07-08
Xilinx Vitis可以做standalone程序开发,不过其工程中使用的路径为绝对路径。工程更换位置后编译将会显示错误。例如：源目录为D:/work,复制到同事电脑上放到C:/work(同事电脑只有一个C盘)。利用Vitis打开工程编译会有...
xilinx平台zynqmp7ev vcu vitis工程
06-29
在本文中，我们将深入探讨“Xilinx平台ZynqMP7EV VCU Vitis工程”的核心概念、工作原理以及如何生成启动文件和设备树代码。Xilinx ZynqMP7EV（Zynq UltraScale+ MPSoC）是Xilinx公司推出的高性能、多核处理器系统，...
XILINX VITIS HLS 2021.2例程
05-31
Xilinx Vitis HLS 2021.2是一款高级综合工具，用于将C，C++或OpenCL软件代码转换为可部署在Xilinx FPGA（现场可编程门阵列）上的硬件描述语言（HDL）实现。这个工具允许设计者利用高级编程语言的便利性和FPGA的并行...
xilinx vitis ai使用方法
05-20
### Xilinx Vitis AI 使用方法详解 #### 一、Vitis AI 开发工具包概述 Xilinx Vitis AI 是一个全面的开发环境，专为在Xilinx硬件平台上进行AI推理而设计，支持从边缘设备到Alveo加速卡等多种硬件。Vitis AI 由优化...
中文版新版Xilinx Vitis应用加速手册
01-25
Vitis是Xilinx推出的一个统一软件平台，专为FPGA应用加速设计，旨在简化开发流程，使得软件工程师和硬件开发者能够更加高效地协同工作。这个平台整合了多种工具和技术，如OpenCL、C/C++以及VHDL/Verilog，为Alveo ...
ZynqMP 调试 FSBL 代码
sudaroot的博客
09-30 4587
1、首先创建一个平台工程 2、添加BSP库：xilffs xilsecure xilpm 直接创建FSBL应用工程是无法创建的，提示报错内容如下： These libraries which FSBL requires are missing in Board Support Package: xilffs xilsecure xilpm. You can go back to the previous pages to select a different platfor...
Zynq7020 生成fsbl文件和bit文件
smile_5me的博客
08-30 6224
查询了Xilinx的数据手册，我们需要6个文件来进行，分别是：bit文件，dtb文件，fsbl文件，uboot文件，uImage文件，文件系统镜像文件。但是我在最后还差bit和fsbl这两个文件，不知如何生成，最终咨询了他们的FAE，这里记录一下。 首先是bit文件，其实bit文件就是需要在fpga的硬件工程文件编译一下才能生成，刚开始我以为他会自动生成，晕死。 至于fsbl文件，这个也不...
vitis调试记录
zhuxl24的博客
05-26 1042
记录一些奇怪的问题，版本2020.1 1.platform文件build会报错，在platform.spr文件设置中，将generate boot components 选项重新勾选编译通过.
Vitis烧录Flash
dobypig的博客
10-13 1604
Vitis Flash烧录 固化
VITIS2021编译debian启动文件启动linaro系统
wangjie36的博客
10-18 3359
vitis会生成pmufw.elf和system_wrapper.bit这两个文件。pmufw.elf顾名思义就是pmu的管理程序，它负责了板级的电源管理。system_wrapper.bit文件则是PL端的配置文件，通过这个文件我们可以在linux启动时将vivado工程给一并配置至pl端，这样我们就能通过linux与PL端交互了。bit文件不仅会配置pl端，ps端也需要通过bit文件设置，要想让linux系统启动时配置好FPGA 端的逻辑，首先我们得先导出在vivado里设计好的硬件，然后用vitis把
Windows系统vitis连接zynqlinux调试
qq_57838995的博客
03-26 384
vitis连接zynqLinux操作系统调试
xilinx_vitis_2019.2_1024_1831 安装
09-06
Xilinx Vitis 2019.2是一款基于Xilinx FPGA的软件开发环境，用于设计和编程FPGA的应用。以下是Xilinx Vitis 2019.2的安装步骤： 1. 首先，从Xilinx官方网站下载Xilinx Vitis 2019.2安装包。 2. 解压下载的安装包，并运行安装程序。根据系统要求，选择适当的操作系统版本进行安装。安装程序将引导您完成整个安装过程。 3. 在安装过程中，您需要选择安装路径、许可证文件和组件。根据您的需求进行选择，并确保您的计算机满足系统要求。 4. 在安装完成后，您需要设置Vitis环境变量。打开命令提示符（Windows）或终端（Linux/Mac），并导航到Vitis安装目录中的"settings64.sh"文件所在的文件夹。使用以下命令启动Vitis环境设置： ```source settings64.sh``` 5. 验证安装是否成功，可以在命令提示符（Windows）或终端（Linux/Mac）中输入以下命令： ```vitis -version``` 6. 如果成功安装，将显示Vitis版本号和其他相关信息。 通过上述步骤，您可以成功安装Xilinx Vitis 2019.2并开始使用它来设计和编程Xilinx FPGA。请务必参考Xilinx官方文档以获取更多相关信息和指导。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值