问题描述:Bitgen:342 - This design contains pins which have locations (LOC) that are not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned.
该设计包含有 非用户分配的位置(LOC)或非用户分配的I/O标准(IOSTANDARD)的引脚
新版本的ISE对7系列FPGA的管脚约束增强了限制,以防止在用户不了解电路板电压或管脚连接时,由于ISE对于引脚和IOSTANDARD的默认(default)选择而造成设备的损坏。通俗点说就是,Xilinx以前给我们都是设置好一个default的引脚绑定和IOSTANDARD约束的,但是为了我们用的时候对电路板不了解,也不去改默认的约束,可能会因此烧坏电路板,所以要求我们必须手动设置好才行。
解决方法:Generate Programming File->Process Properities->Gernal Options