信号与电源完整性分析（二）高速PCB布线布局

1.高速PCB布线基本规则：

① 合理选择层数，可以大幅度降低PCB尺寸，充分利用中间层来设置屏蔽，更好地实现就近接地，有效地降低寄生电感，有效地缩短信号的传输长度，大幅度降低信号间的交叉干扰等。
② 减少高速电路元件引脚间引线的弯折，有弯折采用45°折线或者圆弧线，这样可以减少高频信号对外的发射和相互间的耦合。
③ 缩短高频电路元器件引脚间的引线，满足布线最短的最有效手段是在自动布线前最重点高速网络进行布线预约。
④ 减少高频电路元器件引脚间的引线层间交叠，指减少元器件连接过程中使用的过孔。一个过孔可带来约0.5pF的分布电容，减少过孔能显著提高速度。
⑤ 注意信号线近距离平行布线时所引入的交叉干扰：若无法避免平行分布，可在平行信号线的方面布置大面积的底线，从而大幅度降低干扰，这是针对双面板而言。相邻的两个层的布线方向取为相互垂直，在高频电路中布线最好在相邻层分别进行水平和垂直布线。
⑥ 对特别重要的信号线或局部单元实施布线包围的措施，对时钟等单元局部进行包地处理对高速系统也将非常有益。
⑦ 各类信号布线不能形成环路，也不能形成电流环路。
⑧ 各个集成电路块的附近应设置1个高频去耦电容。

2. 地线设计:系统地、机壳地（屏蔽地）、数字地和模拟地等。

① 正确选择单点接地还是多点接地。工通常1MHz以下时，可以用单点接地；10MHz以上时，可以用多点接地，在1MHz和10MHz之间时，可如果最长的接地线不超过波长的1/20，可以用单点接地，否则用多点接地。
② 数字地和模拟地分开，分别与电源地线相连。要尽量加大线性电路的接地面积。
③ 尽量加粗地线，若接地线很细，接地电位将随着电流的变化而变化，导致电子设备的定时信号电平不稳，抗噪性能变坏。尽量使它能通过3倍于PCB的允许电流。若有可能，接地线的宽度应该大于3mm。
④ 将接地线构成闭环路，缩小电位差，从而提高电子设备的抗噪声能力。

3. 提高抗电磁干扰能力的措施

需要特别注意抗电磁干扰的系统
① 微控制器时钟频率特别高、总线周期特别快的系统。
② 系统含有大功率、大电流驱动电路，如产生火花的继电器、大电流开关等。
③ 包含微弱模拟信号电路及高精度A/D转换电路的系统。
应采取的抗干扰措施
① 能用低速芯片的，就不用高速芯片，将高速芯片用在关键地方。
② 可用串电阻的方法降低控制电路上升沿/下降沿跳变频率。
③ 尽量为继电器等提供某种形式的阻尼电路。
④ 使用满足系统要求的最低频率时钟。
⑤ 时钟产生器尽量靠近使用该时钟的元器件，石英晶体振荡器外壳接地。
⑥ 用地线将时钟区包围起来，尽量缩短时钟线长度。
⑦ I/O驱动电路尽量靠近PCB边缘，以便让其尽快离开PCB。对进入PCB的信号要加滤波电路，从高噪声区来的信号也要加滤波电路，同时，用串终端电阻的办法减小信号反射。
⑧ MCU无用端要接高电平或者接地，或者定义成输出端，集成电路上该接电源/地的引脚都要接电源/地，不要悬空。
⑨ 门电路输入端闲置不用时不要悬空。闲置不用的运算放大器正输入端接地，负输入端接输出端。
⑩ PCB尽量使用45°折线而不用90°折线，以减小高频信号对外的发射和耦合。
⑪ PCB按频率和电流开关特性分区，噪声元器件与非噪声元器件的距离应尽可能远。
⑫ 单面板和双面板用单点接电源和单点接地，电源线、地线应尽量粗，在经济方面能承受的条件下，可以用多层板以减小电源/地的寄生电感。
⑬ 时钟、总线及片选信号要远离I/O线和接插件。
⑭ 模拟电压输入线、参考电压端应尽量远离数字电路信号线，特别是时钟线。
⑮ 对A/D类期间，数字部分与模拟部分宁可统一，也不要交叉。
⑯ 时钟线垂直于I/O线比平行I/O线干扰小，时钟元器件引脚远离I/O电缆。
⑰ 尽量选用短引脚的元器件，去耦电容引脚也应尽量短。
⑱ 关键的线要尽量粗，并在两侧加上保护地。高速线要短且直。
⑲ 对噪声敏感的线应尽量粗，并在两侧加上保护地。高速线要短且直。
⑳ 对噪声敏感的线不要与大电流、高速开关线平行。
·对噪声敏感的下面不应布线。如晶振。
·弱信号电路、低频电路周围不要形成电流环路。
·任何信号都不要形成环路，若不可避免，应使环区尽量小。
·为每个集成电路添加一个去耦电容；每个电解电容边上都要加一个小的高频旁路电容。
·尽量用大容量的钽电容而不用电接点用作为电路充放电储能电容；使用管状电容时，外壳要接地。

4. 混合信号布局

① 去除运算放大器下面的地平面以减小寄生电容；
② 每个PCB上必须至少有一层用于接地平面；
③ 对于一些高速信号的布线，应该在信号线的下面提供尽量多的地平面；
④ 越厚的覆铜越好（可减小阻抗和提高散热性能）；
⑤ 同样的地平面必须使用多个过孔链接；
⑥ 在最初设计时建议将模拟地和数字地分开；
⑦ 要遵循混合信号期间数据手册上的建议，认真阅读数据手册，上面会有很多有用的信息（尤其是制板部分），有些内容是非常重要的；
⑧ 让电源的去耦电容和负载回路尽量靠近以减小噪声；
⑨ 要把模拟、数字和射频信号的地在一点连接。

5. 使用过孔

① 合理选择过孔尺寸。
② 使用较薄的PCB有利于减小过孔的两种寄生参数。
③ PCB上的信号布线尽量不换层。
④ 电源和地的引脚要就近打孔，过孔和引脚之间的引线越短越好。可以考虑并联打多个过孔，以减小等效电感。
⑤ 在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB上放置一些多余的接地过孔。
⑥ 对于密度较高的高速PCB，可以考虑使用微型过孔（6mil-）。

6.一般布局规则

首先了解系统原理图，必须在各个电路中划分数字、模拟、混合数字/模拟元器件，并注意各IC芯片电源和信号引脚的定位。
初步划分数字电路、模拟电路在PCB上的布线区域，之后进行元器件放置，一般顺序是混合型器件-模拟元器件-数字元器件-旁路电容。
混合元器件一定要放置在数字信号区域和模拟信号区域的交界之处，并注意正确的方向，即数字信号和模拟信号引脚朝向各自的不限区域。
像参考电压Uref之类的对噪声比较敏感的信号也要远离易产生高噪声的元器件。数字元器件一般情况下尽量集中放置，可以减小线长，降低噪声。但如果是有时序要求限制的信号布线，则需要根据线长和结构进行布局的调整，具体通过仿真来确定。旁路电容需要尽量靠近芯片电源引脚的位置。在电源接口附近可以放置大容量（如47UF）的电容，保持电源稳定，降低低频噪声的干扰。

7.电源完整性

电源噪声起因：一是期间高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。同步开关噪声，谐振（随频率增加电源阻抗不断变化）及边缘效应（信号布线尽量远离边缘）。
开关噪声信号传输带来的影响更为显著，由于地引线和平面存在寄生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保持零电平，这样在驱动端本来要发送的低电平会出现相应的噪声波形，香味和地面噪声相同（接收端相反），而对于开关信号波形来说，会因为地噪声的影响导致信号的下降沿变缓。

8.电容并联特性及反谐振

	实际应用中，电容往往都是多个并联使用，
	因为这样可以大大降低等效的ESR(寄生串联电阻)和
	ESL（寄生串联电感），增大电容。对于n个同样之的电容来说，
	并联使用之后，等效电容C变为nC，等效电感变为L/n，
	等效ESR变为R/n，但谐振频率不变。

高速PCB布线对电容处理要求
减小电容引线的长度，使用宽的连线，电容尽量靠近期间，并直接和电源引脚相连，降低电容的高度（使用标贴型电容），电容之间不要共用过孔，可以考虑打多个过孔接电源/地，电容的过孔尽量靠近焊盘（能打在焊盘上最佳）。