信号与电源完整性分析（一）提高信号质量

1. 信号完整性问题主要包括：延时（原因：驱动过载、布线过长等） 、反射（阻抗不匹配）、串扰（相邻信号线距离太近）、同步开关噪声（SSN）和电磁兼容性（EMC）等。
2. 高速PCB，当信号在导线上高速传输时，如果始端阻抗与终端阻抗不匹配，将会出现电磁波的反射现象，它会使信号失真，产生有害的干扰脉冲，从而影响整个系统的运行。
3. 仅凭感觉设计PCB可能导致的结果：
   ① 不可预期的系统行为。
   ② 模拟系统传输路径上产生不可接受的噪声。
   ③ 系统的稳定性和可靠性会因为温度的变化产生很大的差别。
   ④ 在同一PCB上连接的元器件上产生虚假的位错误。
   ⑤ 大量的电源和地噪声。
   ⑥ 过充、下冲及短时信号干扰等（可以多加TVS二极管）。
4. 一般情况下，高速逻辑器件的信号上升时间约为0.2ns。
5. 传输线：信号在传输时，沿传输线上的每一点都有不同的电势。
   信号传输长度大于信号波长的1%，或接收端元器件时边缘敏感的，或者系统没有过充和下冲容限，这时认为该传输路径时传输线。高速PCB大部分传播信号的路径都是传输线。
6. 上升沿下降沿经常可以看到震荡：匹配，输出信号和信号最终的稳定状态将不同，从而引起信号在接收端产生反射。反射信号传回发射端，并将再次反射回来，直到反射信号随着能量的减弱而幅度随之减小，最终信号的电压和电流达到稳定。
7. 好的叠层设计不仅可以有效地提高电源质量，减少EMI，还能节约成本，为布线提供便利。叠层设计要遵循以下规则：
   ① 覆铜层最好是成对设置，如6层板的第2层与第5层，或者3、4层要一起覆铜，这是考虑到工艺上平衡结构的要求，因为不平衡的覆铜层可能会导致PCB膨胀时的弯曲变形。
   ② 最好每个信号层都能和至少一个覆铜层紧邻，这有利于阻抗控制和提高信号质量。
   ③ 缩短电源和地层的距离，可以降低电源的阻抗。
   ④ 在高速情况下，可以加入多余的地层来隔离信号层，但建议不要多加电源层，电源层会带来较多的高频噪声干扰。
8. 在低频时，电流沿电阻最小的路径传输；在高频时，电流将沿着电感最小的路径传输。
9. 过孔：过孔在高速PCB中会引入电容，并改变传输线的阻抗。可以分为：通孔，盲孔，埋孔。
10. 去耦电容（旁路电容）：当一个元器件内部的门电路进行转换时，会在元器件内部产生瞬时阻抗变化，导致电流的瞬时变化。为了减小地和电源信号的电压波动，确保电源和电压信号在元器件的额定范围内工作，要使用去耦电容为这些电流的瞬时变化提供一个低阻抗的路径。
    

高速设备5大频带旁路选取：
① 0~10kHz:使用调整器。
② 10~ 100kHz：使用旁路电解电容。
③ 100kHz~10M：使用多个100nF电容。
④ 10~100M：使用多个10nF电容。、
⑤ 100M+：使用多个1nF电容，以及PCB电源和地平面层。
PCB去耦电容连接方式：滤波效果会更好 ，因为电和地 先经过电容 再到 芯片
一是电源和地先经过去耦电容再到芯片，
二是电容和芯片间有最短的回路，
三是电容离芯片尽可能近，多个电容时，小的离芯片近。
四容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。
还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。
在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。这样流经电容的电流回路为：电源平面-》过孔-》引出线-》焊盘-》电容-》焊盘-》引出线-》过孔-》地平面。
在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。

较好的

最好的

11. 避免传输线效应的方法
    ① 严格控制关键网线的布线长度，如果采用CMOS或者TTL电路进行设计，工作频率小于10MHz时，布线长度应不大于7in(1in=1000mil=25.4mm);工作频率在50MHz时，布线长度应不大于1.5in;如果工作频率达到或超过75MHz，布线长度应该在1in以内。
    ② 合理规划布线的拓扑结构。
    ③ 抑制电磁干扰。保证PCB有良好的接地，对于复杂的设计，一个信号层配一个底线层是十分有效的方法。另外，降低PCB的最外层信号的密度。缩小PCB面积，减短回路。信号传输线原理PCB边缘。隔离模拟数字地。
    ④ 电源去耦。
    ⑤ 端接技术，减少驱动端和传输线负载端的阻抗不匹配。