【Mark】时序逻辑电路

概述

• 时序电路有记忆功能，1.具有存储功能（存储电路） 2.具有反馈电路
• 存储电路存的是以前的电路状态
• 输出由电路的输入和原来的状态共同决定
  任何时刻的输出，都和该时刻输入、该时刻电路的状态（即，以前的外部输入）有关
• 存储单元电路：能存储一位二值信号的器件，最常用的1.锁存器 2.触发器
• 描述时序逻辑电路，用逻辑方程，状态图
• 同步时序电路，所有存储单元的状态改变是在统一的时钟脉冲控制下同时发生的
• 异步时序电路，不同的时钟控制

锁存器

• 直接由激励信号控制电路状态的存储单元
• 最基本单元：RS锁存器（Reset-set，复位-置位）
• 状态，用输出端Q的值来命名的
  : ①无激励时，保持
  ②R_D端有激励时（R_D = 1），置0
  ③S_D端有激励时，置1
  ④S_DR_D都有激励时，不正常工作状态，禁止
• 由两个交叉耦合的或非门构成时，R_D与Q对应
• 改为由与非门