关于RTL、TB的filelist吃不到的问题

已于 2022-05-13 11:27:40 修改
阅读量900 收藏 3
点赞数 2
分类专栏： 日常折腾 文章标签： makefile
于 2022-01-01 16:54:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44404407/article/details/122268715
版权

文件树：
proj/sim
proj/dut/dut.f
proj/tb/tb.f
proj/makefile(或者在sim目录下）

执行make的时候，vcs是在sim目录下跑起来的，所以-f 去吃平级目录下的tb.f是吃不到的，需要用-F 。
-f是相对路径，-F是绝对路径。 只要仿真目录能吃到.f即可（路径关系是正确的）。 对于.f中吃其他文件，则需要根据+incdir+来推算。否者默认按吃到.f的路径去搜索其他文件。

makefile:
在这里插入图片描述
tb.f
在这里插入图片描述

木兮梓淅伏所伊
关注
  • 2
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
瑞昱RTL8762C开发板学习——问题记录笔记
06-26
在使用 RTL8762C 开发板时，可能会遇到 Log 打印不出来的问题。解决方法包括检查 Log 打印接口是否正确设置、检查 Log 打印级别是否正确设置、检查 Log 缓存是否溢出等。 ### 关于 Log 打印接口 RTL8762C 提供了...
异步FIFO实验代码，包含RTL和TB
06-22
"TB代码需要debug"提示我们，可能在测试平台的实现或与RTL接口的连接上存在一些问题，需要进行调试。调试TB通常涉及到设置激励，观察响应，并检查是否满足设计规范。对于异步FIFO，可能需要检查在各种边界条件（如满...
【芯片前端】Filelist -f/-F的文件解析方式探究
moon9999的博客
11-28 1万+
前言 测试所用的文件目录（列举关键文件）： /home/xiaotu/my_work/uvm_demo -cfg/ -ctl/ -rtl/ -sim/ -Makefile -tc/ -th/ -ver/ -f/-F影响后跟filelist文件内的解析方式，不影响后跟文件的解析方式 典型的场景，就是makefile里用-f还是-F来后缀路径都是一样的（仅仅对于解析这个list），绝对路径就按绝对路径解析，相对路径就相对makefile所在目录进行解析。 而../cfg/tb.f中...
【python脚本】当我需要一个完整的rtl list时，还是选择求助vcs吧
moon9999的博客
01-03 919
前言 现在我有很多需求需要基于完整的文件list来做，比如说检查所需文件和svn版本是否对齐、根据编译顺序检查宏定义、按照需求更新/上传文件等等，那么目前最大的拦路虎就是如何得到完整的文件路径了（cent的中文输入太弱了，拦路虎都联想不出来）。 要得到这个完整的文件目录有很多中方法，不过最后我思考了下，觉得既然有这么多轮子在，那干嘛还要自己写呢，干脆借用工具好了，因此最后还是决定通过vcs来获取下。 关键处理 大体上我的思路是，用一个函数调用一下vcs，编译出list后再删除其他的文件，只留下一个可
VCS+Verdi联合仿真教程
最新发布
hzmscut的博客
06-25 558
VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。
【python】手动解析RTL filelist的关键函数
moon9999的博客
02-16 1549
前言 之前的时候当我需要filelist时候，选择的是借助vcs： 【python脚本】当我需要一个完整的rtl list时，还是选择求助vcs吧 可是呢，我又熬走了一个vcs，悲桑： Retrying request.... Failed to obtain license... Note: Use +vcs+lic+wait ( or -licwait <minute> or -licqueue in Unified Use Model ) to queue for lic
目录下飞速打开rtl list的快捷键
moon9999的博客
05-16 416
前言 自从我知道直接敲verdi开RTL之后，我就经常敲这段命令： verdi -f xxxx_sim.lst - top xxxx -c & 这段代码你看着没啥吧，但是当我一天敲了5 6遍之后还是不行了，哎呀都烦死了，就很难受 所以我回到家我就开始琢磨啊，如果在一个rtl目录下，敲个vd系统就自行来查找目录下的xxx_sim.lst文件并且解析定层文件为xxxx，那不就稳了么！ 加上我又恢复了gen_python的环境，所以我决定还是搞一下再睡觉（我有一个大胆的想法】用perl搞个
RocketChip RISC-V生成RTL到仿真全流程
heyuming20062007的博客
01-12 3367
RocketChip RISC-V生成RTL到仿真全流程：一、Scala配置项修改和RTL代码生成；二、工具链和编译库生成；三、VCS硬件仿真环境搭建（1.程序编译；2.硬件仿真；3.查看波形）；四、功能测试和回归测试。
VCS filelist的编写
abitnervous的博客
10-12 2006
学习
[vcs]file list 寫法
lbt_dvshare的博客
01-18 8660
vcs 通過吃file list 對 bench 進行 compile，那file list有哪些需要注意的呢？（以package為例） 1. 先寫top_define的絕對路徑，它主要包括env要用的define和macro; 2. 加入uvm library (路徑僅示範)       +incdir+/proj/UVM/uvm/latest/src/       +incdir+/p...
RTL9000的数据手册
11-10
RTL9000数据手册综述 RTL9000是一款高精度汽车PHY（Physical Layer）芯片，由Realtek Semiconductor Corp.开发，具有100BASE-T1收发器。该芯片主要应用于汽车电子系统，提供高速、可靠的数据传输解决方案。 数据...
瑞昱RTL RTL8125B-CG 规格书
05-16
RTL8125B-CG是一款由瑞昱（Realtek Semiconductor Corp.）开发的集成式千兆/2.5千兆以太网控制器，适用于PCI Express应用。该控制器旨在为网络连接提供高效、稳定的解决方案，支持多种速度等级，包括10/100/1000Mbps...
rtl8211fs原理图
04-01
根据提供的标题“rtl8211fs原理图”及其描述、标签和部分内容，我们可以提炼出与RTL8211FS相关的多个重要知识点和技术细节。以下是对这些内容的深入解析： ### RTL8211FS概述 RTL8211FS是一款由瑞昱半导体...
验证中filelist以及package的使用
geter_CS的博客
07-09 4219
不使用pkg的filist1，使用pakage的filist，嵌套pakage
01 【Verilog实战】同步FIFO的设计（附源码RTL/TB）
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-14 1万+
文章目录一、学习内容二、基本概念三、Overview3.1 Function description3.2 Feature list3.3 Block diagram3.4 Interface description3.5 Timing（3）design四、思考和小结（1）思考（2）小结
【转载】VCS & Verdi 联合仿真总结
布拉奇的博客
02-07 4501
这篇文章只介绍，VCS 和 Verdi 最基本的操作，更多高阶的操作可以查看其官方手册，也可以在平时的练习中不断加强对软件操作的熟练度，工具学起来还是比较容易的，难的是如何对设计进行快速的仿真并找出其中的 bug，这需要在未来长期学习训练与总结。如果使用终端手敲命令的方法进行 VCS 和 Verdi 的仿真，会显得过于麻烦，不仅费时间而且容易出错，因此可以通过 makefile 脚本的形式对整个过程的命令自动化，在对不同的文件进行仿真时，只需要修改部分内容即可重复使用，非常便捷。编译是仿真设计的第一步。
vcs与verdi学习记录
I_LOVE_MCU的博客
07-21 8109
在波形窗口对信号进行Drag，在代码窗口进行Drop，可实现波形信号在代码窗口中的定位。-y指定一个库文件目录，目录下的文件名和module名要一致，且要用+libext+来指定文件类型，这里的.v文件里面就只能放一个和文件名同名的module，VCS会来这个目录下找源代码中例化的但在源代码中找不到的module。-v指定一个.v格式的库文件，VCS会来这个文件中找源代码中例化的但在源代码中找不到的module，这里一个文件可以里面包含很多module。这里只是简单提及，避免混淆。...
VCS & Verdi 联合仿真总结
热门推荐
争取早日成为硅农
01-17 1万+
VCS（Verilog Compilation and Simulation）是一种常用的Verilog编译和仿真工具，广泛应用于硬件设计和验证领域。它是Synopsys公司开发的一款商业化工具，提供了强大的功能和性能，被认为是业界的主流仿真工具之一。编译器：VCS提供了高效的Verilog编译器，支持Verilog-1995、Verilog-2001和SystemVerilog语言标准。它能够将Verilog代码转换为可执行的仿真文件，并进行优化以提高仿真性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值