ic-dv-system verilog移位溢出问题

于 2023-01-13 16:00:23 发布
阅读量304 收藏
点赞数 1
分类专栏： IC验证 文章标签： sv
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44404407/article/details/128675528
版权

eg :
constraint {
1<<bl * 8 <=128；//约束1
bl<=9; //约束2
}
bl=9时，由于乘法优先级高，所以是1<<72 , 而计算机是64bit的，已经溢出了，所以最后约束出来，约束1失效，约束2判定成功（从人的理解来说是错的，机器无法判定了）

这里正确写法是（1<<bl） * 8 。 对于移位超过64bit的，慎重。

1<<(bl+3) 其实意思和1<<bl * 8一样。8=1Byte。

木兮梓淅伏所伊
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
[SV]SystemVerilog运算相关的问题
元直的博客
05-10 7321
SystemVerilog运算相关的问题 前言：在Verilog/SystemVerilog中，我们常用的是整数（bit、int、longint），小数可以用（real），对小数的处理大致分为三种： 四舍五入 向上取整 向下取整 那么这三种如何实现呢？本文将给出一些例子： 一、四舍五入 如果除数和被除数均为整数，可以通过乘以1.0来实现 bit [7:0] resync_times; bit [7:0...
System Verilog 约束技巧
someque的博客
07-23 3100
文章目录System Verilog的约束与随机约束 System Verilog的约束与随机 约束 简单表达式：一个表达式中最多只能使用一个关系操作符，约束块里只能包含表达式，所以在约束块里不能进行赋值。 权重分布：dist src dist {0:40,[1:3]:=60}; //权重和不用等于100，值和权重可以是常数或者变量 集合（set）和inside c inside {[lo:hi]} ; c inside {[$:4],[20:$]} //可以使用$取位宽范围内的最大或者最
verilog全加器、全减器和乘法器及溢出判断
我的blog屋
08-03 5514
全加器 转自：https://www.cnblogs.com/SYoong/p/5917296.html 先以一位全加器为例：Xi、Yi代表两个加数，Cin是地位进位信号，Cout是向高位的进位信号。列表有：   Xi     Yi    Cin Sum Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0
Verilog溢出
onesway2018的博客
04-25 3097
对于有符号数，最高位是其符号位。将两个位长相同的有符号数加减，产生溢出只会有两种情况。 1.两个正数相加。正数的符号位为0，产生溢出时符号位会变成1，此时溢出位置1。 2.两个负数相加。负数的符号位为1，产生溢出时符号位会变成0，此时溢出位置1。。 使用verilog设计 module top_module ( input [7:0] a, input [7:0] b, output [7:0] s, output overflow ); // assign s = a
verilog-ethernet-master_ethernet-verilog_crewmsp_verilog_Etherne
10-03
Verilog Ethernet Components ReadmeGitHub repository: alexforencich verilog-ethernet
AMBA 3 AHB-Lite接口转换模块Verilog代码
12-04
在本主题中，我们将深入探讨AMBA 3 AHB-Lite（Advanced High-performance Bus Lite）接口转换模块的Verilog实现。 AMBA 3 AHB-Lite是一种简化版的AHB协议，适用于资源有限或性能要求不高的设计。它提供了一个简单的...
Viterbi-Decoder-in-Verilog:Verilog中Viterbi解码算法的有效实现
05-09
Verilog / FPGA高效的Viterbi解码算法。概述维特比算法作为卷积码的最大似然（ML）解码技术而闻名。 （n，k，m）维特比解码器中的路径存储单元负责跟踪与由路径度量单元指定的尚存路径相关联的信息位。 维特比解码器...
1364-2001 - IEEE Verilog HDL 语言标准
05-04
1364-2001 - IEEE Standard Verilog Hardware Description Language (Superseded) IEEE标准1364-2001，是2001年发布的Verilog HDL语言标准。目前该标准的状态是Superseded，已被IEEE 1364-2005取代。
verilog-system-function.rar_verilog function
最新发布
09-23
在这个“verilog-system-function.rar”压缩包中，包含了一份名为“verilog system function.doc”的文档，它详细讲解了Verilog中的系统函数，并提供了实例帮助初学者理解和应用。 在Verilog中，系统函数是一类特殊...
Verilog 中的移位（算术移位, 逻辑移位, 循环移位）
热门推荐
Reborn Lee
05-04 9万+
（1）>>>（算术右移）与>>（逻辑右移）的区别： 逻辑右移就是不考虑符号位，右移一位，左边补零即可。算术右移需要考虑符号位，右移一位，若符号位为1，就在左边补1,；否则，就补0。 所以算术右移也可以进行有符号位的除法，右移,n位就等于除2的n次方。 例如，8位二进制数11001101分别右移一位。 逻辑右移就是[0]1100110算术右移就是[1]1100110 ...
Verilog算法----溢出问题描述
weixin_41155462的博客
07-15 4878
1. 什么是溢出？ 2. 什么情况下会产生溢出？ 3. 溢出怎么解决？ 本文主要针对以上学习内容，进行思考与总结。 1. 溢出的概念 溢出主要是针对有符号数的加减，例如8位有符号的2进制数，表示的范围是-128~127，当数据的值太大而无法使用可用的数据格式表示时，就会溢出。如果大于这个范围，就是上溢出，如果小于就是下溢出。 2. 溢出之后会有什么影响呢？ 例如下图，一个n位的二进制数，最高位为符号位，那么能表示的正数位n-1个1，也就是，再增大1的话最高位变成...
SystemVerilog-移位运算符
OpenFPGA的博客
09-01 3200
数字硬件建模SystemVerilog-移位运算符经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。移位运算符移位运算符将向量的位向右或向左移位指定的次数。SystemVerilog具有按位和算术移位运算符，如表5-18所示。表5-18：RTL建模的移位运算符按位移位只是将向量的位向右或向左移动指定的次数，移出向量的位丢失。移入的新位是零填充的。例如，操...
Verilog HDL——移位运算符
proton_boke的博客
03-06 8万+
Verilog HDL学习笔记——语法
verilog基础语法
aboluozhen的博客
03-10 598
verilog HDL语言 基础语法 逻辑值 0：逻辑低电平 条件为假 1：逻辑高电平，条件为真 z：高阻态，无驱动 x：未知逻辑电平（实际中不可能遇到） 关键字 module 模块开始 endmodule 模块结束 .v 模块名 input：输入信号 output：输出信号 inout:能出能入信号 变量 wire 线网型变量-映射成真实的物理连线 reg 寄存器型变量-映射成真实的寄存器-某一时间点保存的功能 参数 parameter：通过实例化进行参数修改 localparam：不能修改 常量
Verilog语法之移位运算符的使用
weixin_44226920的博客
05-04 6148
Verilog语法之移位运算符的使用 大家好，今天给大家谈一谈Verilog语法中的移位运算符 最近在学FPGA，所以不得不接触的就是Verilog这一优秀的硬件描述语言。 对于该语言，其与C语言的编程思想与几乎截然不同。一个是硬件描述语言， 一个是软件描述语言，一个是并行系统，一个是串行系统。 但是对于Verilog中的一些运算符却与C语言中的很类似。 例如算数运算符，...
【简单】Leetcode整数反转//左移位数表示//溢出问题解决方法
冷眼看world的博客
11-19 607
给出一个 32 位的有符号整数，你需要将这个整数中每位上的数字进行反转。 示例 1: 输入: 123 输出: 321 示例 2: 输入: -123 输出: -321 示例 3: 输入: 120 输出: 21 ...
Verilog与SystemVerilog——运算操作符
Mr.翟的博客
05-24 4万+
文章目录一、算术操作符（+ - * / % **）二、相等操作符（==  ! =   ===  ! ==  ==？  ！=？）三、逻辑操作符（&& || ！）四、按位操作符（~ & | ^  ^~或 ~^）五、缩减操作符（& ~& |  ~|  ^  ~^）六、移位操作符（<< >> <<< >>>）七、关系操作符（> < >= <=）八、条件操作符（？：）九、拼接和复制操作符
Verilog-移位操作（算术右移与逻辑右移）
sunzhihao_future的博客
06-16 2万+
Verilog-移位操作（算术右移与逻辑右移） 流水线处理器设计
verilog的移位运算符（存在不公平现象）
weixin_30814223的博客
06-20 590
从上面的例子可以看出，start在移过两位以后，用0来填补空出的位。进行移位运算时应注意移位前后变量的位数，下面举例说明。 4’b1001<<1 = 5’b10010; //左移1位后用0填补低位 4’b1001<<2 = 6’b100100; //左移2位后用00填补低位 1<<6 = 32’b1000000; //左移6位后用000000填补...
NC-Verilog: Cadence的Verilog仿真器详解
"Verilog-XL仿真器是Cadence公司开发的早期Verilog语言解释仿真器，由Phil Moorby在1984~1985年间设计，主要用于门级仿真。它基于XL算法，能执行Verilog指令并与事件队列交互，但因为是解释器，其仿真速度相对较慢，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值