计数器

最新推荐文章于 2024-05-20 10:00:00 发布
最新推荐文章于 2024-05-20 10:00:00 发布
阅读量7.9k 收藏 100
点赞数 11
分类专栏： 数字电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44431690/article/details/105921601
版权

文章目录

  • 计数器的容量（计数器的模）：时序中实际的状态个数。=2n
  • n位二进制计数器中能计到的最大数=2n-1

【 1. 同步计数器 】

① 同步二进制计数器

同步二进制加法计数器

原理
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

4位二进制同步加法计数器
在这里插入图片描述

方程
在这里插入图片描述

状态转换表
（ 利用第16个计数脉冲到达时C端电位的下降沿可作为向高位计数器电路进位的输出信号 ）
在这里插入图片描述在这里插入图片描述

状态转换图
每输入16个脉冲，触发器状态循环一次，并且输出端C产生一个进位信号，故为16进制计数器
在这里插入图片描述

时序图
从时序图中可以看出，若计数输入脉冲的频率为f0，则Q0、Q1、Q2、Q3输出端脉冲的频率将依次为 1 2 f   0   \frac{1}{2}f~0~ 21​f 0 、 1 4 f   0   \frac{1}{4}f~0~ 41​f 0 、 1 8 f   0   \frac{1}{8}f~0~ 81​f 0 、 1 16 f   0   \frac{1}{16}f~0~ 161​f 0 。
即分频功能。
在这里插入图片描述

74161 十六进制四位二进制加法计数器

具有加法计数、同步预置数、异步置0、保持功能。

在这里插入图片描述

LD’ 预置数控制端
D0 ~ D3 数据输入端
C 进位输出端
RD’ 异步置零(复位)端
EP、ET 工作状态控制端

在这里插入图片描述
在这里插入图片描述

74163

具有同步清零、同步并行预置数、计数、保持功能。

在这里插入图片描述
在这里插入图片描述

同步二进制减法计数器

原理
在这里插入图片描述

逻辑图
在这里插入图片描述

同步二进制加/减计数器

单时钟方式 74191

74LS191功能：异步置数、保持、加/减计数
在这里插入图片描述

单时钟定义
由加/减控制电平的高低来决定加计数还是减计数
在这里插入图片描述

逻辑图
采用T触发器
在这里插入图片描述

方程
在这里插入图片描述

功能表
在这里插入图片描述

时序图
在这里插入图片描述

双时钟方式 74193

74LS193功能：异步置零、异步置数、保持、加/减计数
在这里插入图片描述

逻辑图
采用 T’ 触发器( 即T触发器的T=1)
在这里插入图片描述

方程
在这里插入图片描述

功能表
在这里插入图片描述

② 同步十进制计数器

同步十进制加法计数器

原理
在这里插入图片描述在这里插入图片描述

逻辑图
在这里插入图片描述

驱动方程
在这里插入图片描述
状态方程
在这里插入图片描述

状态转换表
在这里插入图片描述

状态转换图（可自启动）
在这里插入图片描述

74160

在这里插入图片描述

74162

在这里插入图片描述

同步十进制减法计数器

原理
在这里插入图片描述

逻辑图
在这里插入图片描述

驱动方程
在这里插入图片描述
状态方程
在这里插入图片描述

状态转换表
在这里插入图片描述

状态转换图
在这里插入图片描述

同步十进制加减计数器

单时钟类型：74LS190、74LS168、CC4510
双时钟类型：74LS192、CC40192

【 2. 异步计数器 】

① 异步二进制计数器

异步二进制加法计数器

在这里插入图片描述

异步二进制减法计数器

在这里插入图片描述

② 异步十进制计数器

异步十进制加法计数器

在这里插入图片描述在这里插入图片描述

【 3. N进制计数器→M进制计数器 】

在这里插入图片描述

① N>M

在这里插入图片描述
在这里插入图片描述

异步置零
如图6.3.30(a)虚线
从S0计数到SM时立即又异步 (时间极短) 被置成S0，故SM状态不稳定（稳定状态循环中不包括这个状态）。在这里插入图片描述在这里插入图片描述
同步置零
如图6.3.30(a)实线
从S0计数到SM-1时同步(等到下个时钟) 被置成S0(稳定状态循环中包括这个状态）。在这里插入图片描述

异步置数
如图6.3.30(b)虚线
从S0计数到Si+1时异步(时间极短) 被置成Sj(其中快进了N-M个状态)，再计数到S0。故Si+1状态不稳定（稳定状态循环中不包括这个状态）。
.
同步置数：
如图6.3.30(b)实线
从S0计数到Si时同步(等到下个时钟) 被置成Sj(其中快进了N-M个状态)，再计数到S0。Si状态不稳定（稳定状态循环中包括这个状态）
在这里插入图片描述在这里插入图片描述

异步置零

在这里插入图片描述

同步置零

在这里插入图片描述

同步置数

在这里插入图片描述
在这里插入图片描述

② N<M

在这里插入图片描述

M=N1xN2

在这里插入图片描述在这里插入图片描述

在这里插入图片描述

M＜NxN

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

【 4. 移位寄存器型计数器 】

① 环形计数器

在这里插入图片描述

② 扭环形计数器

在这里插入图片描述

【 5. 计数器应用 】

① 顺序节拍脉冲发生器

74LS138译码器的 S1、S2、S3可视为总开关，当三者同时有效时，方可正常工作，否则其8个输出端均为1。
在这里插入图片描述

② 序列脉冲发生器

74LS152为8选1数据选择器在这里插入图片描述在这里插入图片描述

MR_Promethus
关注
  • 11
    点赞
  • 踩
  • 100
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
模为十的计数器(verilog HDL)
03-29
无reset，无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助
模4可逆计数器
04-28
这是模4可逆计数器的电路连接，刚学的，简简单单。
用74x163设计一个模100计数器
Washington89757的博客
05-21 3960
74163的状态可从0000依次跳到1111，也就是十进制的0到15，因此，一片74163可以实现模16计数器，两片则可以实现模256计数器。那么，要想实现模100计数器，就需要使用两片74163芯片。笔者想到了两种模100计数器的具体实现方式。一是使用8个数码管，以二进制的形式依次显示 0000 0000 - 01100011；二是使用2个数码管，以十进制的形式依次显示 00 - 99。方法一是上课讲的一般方法；而笔者认为方法二更简便，也利于观察。当然，两种方法都能实现计数目的，它们的原理也基本相同。
二进制同步计数器
最新发布
m0_74209563的博客
05-20 1714
数字电子基础 —— 时序逻辑电路 —— 二进制同步计数器
【verilog_9】: 设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
土豆同学的博客
01-27 1万+
2.设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位 法一 author : Mr.Mao e-mail : 2458682080@qq.com module CNT_16B2(rst_a, en_s, load_s, clr_s, clk, q, cnt, data) ; input rst_a, en_s, load_s, clr_s, clk ; input ...
数字逻辑-模几计数器判断
taylorswift的博客
12-16 7192
数字逻辑-模几计数器判断 这里看时钟上升沿的情况，q1q2q3一共有6种情况，所以是模6计数器。
计数器的原理及VHDL实现
weixin_43937259的博客
11-15 3867
计数器的原理及VHDL实现 **计数器：**计数器用来计数一个随机发生或者有规律发生的事件（在电路中表示为脉冲）。 **模：**计数器所能记忆的最大脉冲个数称作该计数器的“模”，或者可以说是计数器所能表示的状态总数。模N的计数器即N进制计数器。 **容量：**计数器所能表示的最大数值称为计数器的容量。 **应用：**时序发生器、时间分配器、分频器、指令计数等。 实现： (a) EDA综合工具：在设计中使用“+”就可以让综合工具生成一个计数器，但是综合工具往往对较大(超过 8 位)的计数器综合效果不好。 (b
同步计数器
01-20
对于同步计数器，由于时钟脉冲同时作用于各个触发器，克服了异步触发器所遇到的触发器逐级延迟问题，于是大大提高了计数器工作频率，各级触发器输出相差小，译码时能避免出现尖峰；但是如果同步计数器级数增加，就会...
异步计数器
01-20
异步计数器是一种基本的计数器，它的逻辑设计简单，但由于它的所有触发器不是在同一时钟脉冲控制下工作，所以计数速度慢；另外，对计数器状态进行译码时，由于触发器不同步，译码器输出会出现尖峰脉冲，使仪器设备...
计数器_计数器_源码
10-04
在数字电路设计中，计数器是一种非常基础且重要的组件，它主要用于跟踪系统中的时间或者进行数据处理。本文将深入探讨计数器的设计原理，特别是使用Verilog这种硬件描述语言来实现计数器的方法。 首先，我们要理解...
定时器计数器
11-12
下图给出了定时器计数寄存器的各位分配，下表给出了定时器计数寄存器的功能定义。 　图 定时器计数寄存器 　表 定时器计数寄存器功能定义　欢迎转载，信息来源维库电子市场网（www.dzsc.com） 来源:ks99
环形计数器
02-03
环形计数器是由移位寄存器加上一定的反馈电路构成的，用移位寄存器构成环形计数器的一般框图见图23-5-1，它是由一个移位寄存器和一个组合反馈逻辑电路闭环构成，反馈电路的输出接向移位寄存器的串行输入端，反馈电路...
模6计数器以及模10计数器（Verilog HDL语言设计）（Modelsim仿真与ISE综合）
热门推荐
Reborn Lee
08-01 4万+
目录 前言 模6计数器 Verilog HDL语言描述 测试文件 仿真电路图 RTL Schematic Technology Schematic 模10计数器 Verilog HDL语言描述 测试文件 仿真波形 RTL Schematic Technology Schematic 前言 详细地了解这些简单的计数器并非毫无意义的，因为它是组成大型计数器的小模块，如果大...
《计算机组成与CPU设计实验》4 时序逻辑（三）
weixin_41788560的博客
05-31 3885
计数器 逻辑功能 对输入时钟脉冲进行计数 也可用于分频、定时、产生节拍脉冲等 分类 按时钟输入方式，分为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器 按计数方向，分为加法、减法和可逆计数器 计数器的“模”(Modulo) 计数器运行时，依次遍历规定的各状态后完成一次循环，它所经过的状态总数称为计数器的“模”，通常用M表示。 例子： 一个2位的二进制计数器循环输出00、01、10和11,称为模4计数器。 同理，3位的二进制......
数字逻辑电路（六）
m0_51921692的博客
06-03 1万+
数字逻辑电路（六）
74191/74LS191 单时钟同步二进制加/减法计数器
qq_42578970的博客
06-13 1万+
逻辑符号功能表 C/B段输出进位或借位，所以14->15输出1，1->0输出1。而0->15输出0，15->0输出0 由此看出，计数范围为0000~1111，即0~15
quartus仿真系列2：74193功能
Never Give Up
10-01 1万+
四位二进制同步可逆计数器，实现清楚，预置，累加计数和累减计数的功能 模16计数器，构成脉冲分配器和序列发生器等逻辑器件 构成模小于16的计数器 利用计数器清除、预置等功能 构成模大于16的计数器 利用计数器的进位和借位输出脉冲，将多个74139级联 模10计数器，1010是个暂态，实现异步清零，不需要时钟脉冲的配合 模147D计数器，计数器状态由146D变为147D=1001 0011B时实现清零 仿真结果总感觉不太对，时钟上升沿与输出信号没对准 ...
时序逻辑电路的设计(一) -- 模10的计数器电路（附Multisim）
mengshenglo的博客
03-18 1万+
其变换规律为：1、3、5、7、9、0、2、4、6、8。写出二进制可知，13579末位都为1，前三位按000，001，010，011，100排列。02468也一样，只是末位为0.所以末位从0到1可用触发器的计数功能来实现。当时钟信号（由计数器计数到0100时翻转）实现翻转，即8->1,9->0。
计算机的模和补码表示
niubility2000的博客
06-11 1728
** 计算机的模和补码表示 ** “模”是指一个计量系统的计数范围，如时钟。 计算机也可看成是一个计量机器，它有一个计量范围，即存在“模”的概念。 例如：时钟的计量范围是0–11，模=12。n位计算机的计量范围是0–2的n次方-1，模=2的n次方。 任何有“模”的计数器，均可化减法为加法运算。 在补码表示方案中，负整数实际上是用该数的相反数的补码表示的。 eg：字长为8的计算机中表示-36，该数的相反数是36，补码是256-36=220，所以在计算机中，该数存储为220D，也就是11011100B。 eg：
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MR_Promethus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值