时序逻辑电路的设计

最新推荐文章于 2023-07-03 07:44:17 发布

MR_Promethus

最新推荐文章于 2023-07-03 07:44:17 发布

阅读量2k

点赞数 5

分类专栏：数字电路

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_44431690/article/details/106310923

版权

数字电路专栏收录该内容

30 篇文章 59 订阅

订阅专栏

【 1. 设计步骤】

在这里插入图片描述

① 功能描述

即将功能表现为逻辑函数或状态转换表的形式
在这里插入图片描述

② 化简：合并等价状态

在这里插入图片描述

③ 状态分配：状态编码

在这里插入图片描述

④ 选定触发器类型，得出电路方程

在这里插入图片描述

⑤ 画出逻辑图

在这里插入图片描述

⑥ 检查自启动

在这里插入图片描述

【 2. 例】

同步五进制加法计数器

序列信号检测器

串行数据检测器

【 3. 时序逻辑电路的自启动设计】

在这里插入图片描述

【 4. 时序逻辑单路中的竞争冒险】

在这里插入图片描述

关注

5
点赞
踩
31

收藏

觉得还不错? 一键收藏
打赏
2
评论
时序逻辑电路的设计

【 1. 设计步骤】① 功能描述即将功能表现为逻辑函数或状态转换表的形式② 化简：合并等价状态③ 状态分配：状态编码④ 选定触发器类型，得出电路方程⑤ 画出逻辑图⑥ 检查自启动【 2. 例】...
复制链接

扫一扫

专栏目录

评论 2

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

MR_Promethus 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。