![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
do文件
qq_44554964
这个作者很懒,什么都没留下…
展开
-
使用verilog编写一个mealy状态机,并实现对所编写程序的do文件仿真(对上一篇文章中的do文件相关内容进行补充)
使用verilog编写一个包含6个状态的状态机,使用do文件进行仿真(对上一篇文章中的do文件相关内容进行补充)本状态机的状态示意图状态机的程序代码测试文件代码使用do文件仿真本状态机的状态示意图1/0的意思是指输入的值为1,并且在该状态下输出0状态机的程序代码module mealy( input wire clk,//如果没有说就是定义了一个一位的 input wire rst_n, input wire A, output reg K);parameter s1 =原创 2020-06-27 17:43:14 · 1050 阅读 · 0 评论 -
使用modelsim do文件进行仿真的基本操作与modelsim do文件的基本语句以及常见错误
使用modelsim do文件进行仿真的基本操作与modelsim do文件的基本语句,以及常见错误modelsim do文件的写法写do文件时一些需要注意的地方添加波形时的注意事项do文件的语法常见错误do文件操作的流程modelsim do文件的写法#这个do文件一边都放在仿真激励文件的目录下#此处是注释#退出现有工程quit -sim#清除命令行显示信息 .main clear#在根目录下建立了一个lib的文件夹,这个根目录其实就是指和我们当前文件在同一个文件夹下vlib ./原创 2020-06-26 16:59:12 · 2668 阅读 · 1 评论