![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ise ip
qq_44554964
这个作者很懒,什么都没留下…
展开
-
使用IP核时遇到输出有效信号无法拉高情况下的解决方法
使用赛灵思的PLL IP核与quartus的 NCO IP核时,输出信号正常,但是对应的数据有效信号如PLL中的locked信号与NCO IP核中的out_valid信号没有拉高,没有拉高显然不对,我的解决方法是在测试文件中复位信号拉高时间尽可能的长一些,在一开始,复位信号为0,当我10ns之后拉高时,数据有效信号始终无法拉高,当我i100ns之后再将复位信号拉高时,数据有效信号就可以被拉高,结果正确。...原创 2020-12-09 09:53:07 · 598 阅读 · 0 评论 -
超详细的Xilinx ISE的PLL锁相环IP核的使用教程与结果分析(ISE与Quartus PLL锁相环使用的区别,以及使用ISE倍频时遇到的问题)
Xilinx ISE的PLL锁相环IP核的使用(ISE与Quartus PLL锁相环使用的区别)ISE PLL IP核的使用IP核的设置代码ucf文件的书写代码分析ISE PLL IP核的使用这次使用的目的是产生25MHz,50MHz,75MHz,100MHz的时钟频率,输入时钟频率为50MHzIP核的设置PLL 所在的IP核位置为 FPGA Features and Deaign->Clocking->Clocking Wizard这个就是PLL IP核的位置关于IBGFG等Xi原创 2020-08-24 10:38:37 · 8753 阅读 · 4 评论 -
使用matlab和ISE 的IP核联合设计FIR滤波器
使用matlab和ISE 的IP核联合设计FIR滤波器使用MATLAB的fdatool工具箱生成抽头系数ISE中FIR IP核的使用仿真结果结果分析使用MATLAB的fdatool工具箱生成抽头系数FIR抽头系数可以直接调用matlab的filter design工具箱实现,在命令窗口直接输入fdatool即可调用,出来的界面如下所示:我们假设滤波器的输入信号是100kHz的信号(8位)与2MHz(8位)的信号混合之后的信号(9位)。想把2MHz的信号给滤除对于在生成滤波器参数设置的时候有以下几点原创 2020-08-15 12:09:20 · 3175 阅读 · 3 评论