开源ICC2013结题

对于后端而言，floorplan、placement和route都很吃经验的样子，用大量的命令，需要熟悉工具。尽管是跑脚本，也一步步看到从netlist到layout,看到了芯片内部的时钟网络，也看到了saed32nm 1p9m工艺下的布线。颇为震撼吧，但我就像不会画pcb,在布局布线下头都大了，不明白该如何规划一块板子，也不会走线，所以icc就尽力讲解吧，姑且当作各位一个学伴。
后台回复：icc2013可以获取lab资源，比较全面。如果你使用2015以上的版本，可能要额外安装lib_compiler运行一些对lib的一些报告和转化操作，后台回复：lc即可。
由于lab6关于dfm，可制造性设计，是个可选的，先进工艺还是很重要的，但我就不试水了。b站更新的视频链接如下：
icc2013_lab0:https://www.bilibili.com/video/BV1dv411t7Np/
icc2013_lab1:https://www.bilibili.com/video/BV1ga4y1W7Ae/
https://www.bilibili.com/video/BV1fT4y1T713/
icc2013_lab2:https://www.bilibili.com/video/BV1bf4y1v7aX/
icc2013_lab3:https://www.bilibili.com/video/BV1Uy4y1S7J5/
icc2013_lab4:https://www.bilibili.com/video/BV1xy4y1S7Kc/
icc2013_lab5:https://www.bilibili.com/video/BV1JA41147ZR/
后面服务器可能会重新配置eda工具,rm -rf ~/synopsys，有点刺激。后续有后端问题，我可能无法处理，玩ic验证欢迎一起交流。
考虑到期末考试，应该会歇菜。
如果要问，做这些啥意义，哈哈哈，最近总在问意义，大抵是分享吧，b站一些up主非常热心，给予我不少帮助，想学习他们。另外，还有一点，技术多少有点孤独，在进阶路上留下些足迹也不错。
祝各位生活愉快，做自己想做的事！