hdlbits Exams/ece241 2014 q5a解析

最新推荐文章于 2024-04-03 14:25:29 发布
最新推荐文章于 2024-04-03 14:25:29 发布
阅读量1.2k 收藏 2
点赞数 3
文章标签： scala
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44801767/article/details/121055579
版权

原题链接如下：
https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5a
和vx:"ic打工魂"一起学ic在这里插入图片描述大意是，输入信号x先发送低位，然后z串行输出x的补码。看到这题，第一反应，是补码的概念。正数的补码是本身，负数的补码是所有位取反再加1，也就是包含最高位符号位也要取反。题意应该是忽略符号位，也就是默认为负数，毕竟正数不需要电路实现补码，就是本身。所以，状态机的作用就是取反加1。更详尽的补码参见：http://www.ruanyifeng.com/blog/2009/08/twos_complement.html 在这里插入图片描述
于是，按照取反加1，我们可以作出状态转移图，由于输入可以很长，这里只做一部分，但规律很明显了
如果一直输入0，即idle状态，输出总是0；当有1输入时，如10，也就是先0后1，其补码为10，也就是该为输入1输出也1，且具有普遍规律。有1输入后，后面的输入都取反，如110，其补码为010，010取反为101，加1后为110，也就是该位输入与输出相反。这也是FSM如下图所示的原因：

在这里插入图片描述

进修的码农
关注
  • 3
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Verilog项目：此仓库包含通过ECE241课程在Verilog中完成的项目
02-21
Verilog项目 此仓库包含通过ECE241课程在Verilog中完成的项目。 对于本课程的最终项目，我和我的搭档制作了一个基于火影忍者的简单动画游戏。
Exams_Fall_2014:2014 年秋季考试的起始代码
07-13
【描述】中的信息简洁明了，"Exams_Fall_2014"是这次考试或练习的代号，表明这是针对2014年秋季学期的活动。"起始代码"可能指的是提供给学生的初始代码框架，他们需要在这些基础上进行编程，或者是指一系列用于引导...
HDLBits Exams/ece241 2014 q5a
qq_42282258的博客
05-31 1169
1.原题复现 题目链接：https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5a 2.思路以及代码 本题刚开始卡了很久没有思路，对于具体的将状态机运用到一些具体例子上的逻辑思维还是比较欠缺的。最后，通过看别人的博客，终于弄明白了本题的要求： 首先还是复习一下补码的规则: 1.正数下，补码就是原码 2.在负数时候，补码是由负数的原码取反之后+1获得（可以理解为：从低位到高位（不包括最高位），当遇到第一个1之后，其余的高位全部取反，最后再加上最高位1） 比如说：
HDLBits Examsece241 2014 q5a
qq_39254662的博客
12-01 1094
HDLBits Exams/ece241 2014 q5a 1.题目 ​ 题目链接：https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5a ​ You are to design a one-input one-output serial 2’s complementer Moore state machine. The input (x) is a series of bits (one per clock cycle) beginning with the
Exams/ece241 2014 q5a
bgskip的博客
03-05 652
module top_module ( input clk, input areset, input x, output z ); parameter [1:0] a=0, b=1, c=2; reg [2:0] state, next; always@(posedge clk or posedge areset)begin if(areset) state <= a; else state <= next; end always@(*)beg
HDLBits在线练习题之Exams/ece241 2014 q5a
qq_37590544的博客
10-06 4182
Exams/ece241 2014 q5a题目分析代码 题目 地址：HDLBits - Exams/ece241 2014 q5a 详细： You are to design a one-input one-output serial 2’s complementer Moore state machine. The input (x) is a series of bits (one per clock cycle) beginning with the least-significant bit of
Exams.rar_编辑器/阅读器_TEXT_
08-12
标题中的“Exams.rar”指的是一个RAR格式的压缩文件，RAR是一种常见的文件压缩格式，由Eugene Roshal开发，常用于数据压缩和归档。RAR文件可以包含多个文件和文件夹，通过压缩减少存储空间，便于传输和备份。 描述...
CISSP Practice Exams2016英文版（有答案解析）
03-04
作者为AIO同作者Shon Harris，此为practice exams的第四版，我能找到的最新版本，内容同AIO配套习题难度差不多，题的类型和种类也更丰富，一共500多页，结合每章看完书做做练习，不错的选择
考试真题SYSU-SDCS-Final-Exams.zip
最新发布
08-14
中山大学计算机学院期末考试真题整理
HDLbits--Exams/ece241 2014 q5a
weixin_49574391的博客
06-26 261
从低位开始 ，首先第一个低位需要取反加1，首先进入状态A--取反加1(z=0，进位)；如果输入是0，下个状态仍然是A，如果输入是1，z=1没有进位（下个状态就是直接取反），状态到B--取反（z=1）；状态为B时，如果输入为0，仍为B；输入为1，转到状态C--取反（z=0）；反思：根据非阻塞赋值 上一个状态的输出与转变到下一个状态应该是同时发生的。状态C，如果输入为1，仍为C；输入为0，转到状态B--取反（z=1）；题目所要求二位补码 就是原码取反再加1。此题的关键是画出状态转移图。
Verilog刷题HDLBits——Exams/ece241 2014 q5a
weixin_45968042的博客
12-23 237
【代码】Verilog刷题HDLBits——Exams/ece241 2014 q5a。
[吾题有解] HDLBits : Exams/ece241 2014 q5a / Exams/ece241 2014 q5b
shushisheng的博客
04-03 764
分别采用Moore型和Mealy型状态机描述一个不定长LSB先输入的求2的补码电路，叙述了涉及的知识点、问题的关键点再到逻辑状态图及代码实现。
HDLBits: Exams/ece241 2014 q5a 刷题记录
weixin_42834675的博客
12-27 443
output 是负数的二进制补码或者是 0。根据负数补码规则，负数原码最高位（符号位）不变，其余位取反得到反码，反码加 1 得到补码。通过观察，负数原码转换为补码有这样一个简单规律：从最低位开始一直到遇到的第一个 1 （例如 100）保持不变（仍为 100），之后一律按位取反，最高位一律为 1 （不管 input 的值）。依照这样的规律可以创建一个状态机，状态机包括空闲态、保持态、反相态、和符号（结束）态。
hdlbits_Exams/ece241_2014_q5b
anbncn1234的博客
06-04 1451
https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5b 有error module top_module ( input clk, input areset, input x, output z ); parameter A=0,B=1; reg state, next; always @(*) begin case(state)
HDLBITS笔记33：design a moore FSM（Exams/ece241 2013 q4）蓄水池/水库问题
weixin_46817835的博客
04-22 1022
题目如下图所示：大概意思就是一个大蓄水池供几个用户使用，为了保证水位足够高，三个传感器垂直放置在5英寸的间隔。当水位高于最高传感器(S3)时，输入流量应为零。当水位低于最低传感器(S1)时，水流量应达到最大(公称流量阀和补充流量阀均开启)。水位在上、下两个传感器之间时，水流量由两个因素决定:水位和最后一个传感器变化之前的水位。每个水位都有一个与之相关的标称流速，如下表所示。如果传感器的变化表明前一个水位低于当前水位，则应发生公称流量。如果之前的水平高于现在的水平，则应通过打开补充流量阀(由OFR控制)来增加
Hdlbits-Q5: Serial two‘s complementer，补码状态机
qq_42409785的博客
10-15 791
Hdlbits-Q5: Serial two's complementer，补码状态机；其中包含了Q5a与Q5b
Exams/ece241 2013 q4
qq_43727332的博客
08-20 258
米勒型状态机比摩尔型状态机少一个状态，所以输出信号只能用组合逻辑实现。
python爬取网页信息，请求url：https://utestapi.ulearning.cn/exams/user/study/getExamReport?examId=96023&traceId=9542570，爬取里面的result.part数组
06-13
url = 'https://utestapi.ulearning.cn/exams/user/study/getExamReport?examId=96023&traceId=9542570' response = requests.get(url) data = json.loads(response.text) result_parts = data['result']['part'] ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值