文章目录
前言
前面我们讲了
Candence学习篇(1) Candence原理图工程以及原理图库的创建
Candence学习篇(2) 电阻等器件原理图symbol绘制
Candence学习篇(3)Stm32元器件绘制和原理图绘制
Candence学习篇(4)allegro软件中class 和subclass的概念
Candence学习篇(5)使用Padstack Editor制作贴片焊盘和通孔焊盘
Candence学习篇(6)使用allegro绘制元器件的PCB封装
Candence学习篇(7)allegro pcb editor 17.2如何打开旧版本.brd和.dra文件等
今天我们来讲导入网表时遇到的一些问题,一些坑。
一、allegro中netrev.lst does not exist问题
在PCB editor导入网表时,明明路径是对的,结果却报了一个netrev.lst does not exist的问题。
卡了我一天了。
看了其他博主的博客
:OrCAD导出逻辑网表时无法生成netrev.lst文件
结果发现并不是这个问题。
二、pcb editor 的产品问题
然后我又怀疑是不是pcb editor 的产品问题。
点击file 然后change editor
换了也是没用的。
三、生成网表时选择直接更新到PCB
继续找问题,然后看到网上有人说直接在生成网表时选择直接更新到PCB
那就是这个了
然后再用pcb editor,打开我们新生成的文件,然后发现居然可以了,点击place 然后manually,有一些元器件可以放置,有一些不能放置,然后看到命令行的提示说,多了一个额外的脚或者少了一个额外的脚。
那确实就是原理图和封装不匹配
,重点,原理图和封装不匹配,原理图和封装不匹配,这个是DRC检查不出来的
你的引脚和你做的封装一定要和原理图一致,否知添加封装也是白搭,这就是allegro严谨的地方,把我们这个封装改成49。然后重新生成封装,点击file, create symbol 然后过一遍再从新生成网表。
然后就生成这些东西。
然后我们打开我们的pcb editor,导入网表
然后再放置就可以了。确实,allegro不好上手,但是这是作为新手的必经之路。
导入网表成功后我们发现网表文件是和.brd在同一个文件夹里面的,并不是放在allegro文件夹里面的。
注意“坑”
坑1:路径问题
焊盘padpath的路径一定要有,你封装用了哪些焊盘,你就必须把路径加进来
还有psm也是psm不同的库里面可能有多个封装。
坑2:原理图添加封装问题
可以看到我们创建的封装是大写的,生成的psm文件是小写的。
所以在原理图添加封装时也必须是小写,那个时候我是真没想到这个问题
然后一改就可以了,给我整吐了。
坑3:封装库的旧版本问题
这个之前已经说过了,大家可以看这篇博文
使用db doctor批量更新库
坑4:can not load the symbol
这也是新手常见的错误之一,就是封装没有加载进来,没有匹配上,添加封装时注意大小写!
参考博文:cadence allegro番外:PCB元器件导入与错误解析2
遇到问题想办法解决。才能让我们学到更多。