verilog——74HC85四位数值比较器并扩展为16位数值比较器

最新推荐文章于 2024-05-08 00:15:00 发布
最新推荐文章于 2024-05-08 00:15:00 发布
阅读量1.6w 收藏 108
点赞数 20
分类专栏： Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45275571/article/details/106533711
版权

verilog——74HC85四位数值比较器并扩展为16位数值比较器

74HC85的仿真

设计思路

根据数据比较的原理写出真值表，如下图
真值表

代码

设计模块
//filename:74HC85.V
module _74HC85 (
input [2:0]I,
input [3:0] A,B,
output reg [2:0] L);
/*参数说明：
I为扩展输入端，是来自高位的比较结果，扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。
AB：为需要比较的两个四位二进制数值。
L为输出结果。L2=1时，表示a大于b；L1=1时，表示a小于b,；L0=1时，表示a等于b。
*/
always@(*) 
begin
    if(I==3'b100)    L=3'b100;
    else if(I==3'b010)    L=3'b010; //扩展输入端的优先级最高，最先判断。
    else
    begin
	if(A[3]>B[3])    L=3'b100;
	else if(A[3]<B[3])    L=3'b010;   //高位优先级高，先进行判断。
	else
	begin
	    if(A[2]>B[2])    L=3'b100;
	    else if(A[2]<B[2])    L=3'b010;
	    else
	    begin
		if(A[1]>B[1])    L=3'b100;
	        else if(A[1]<B[1])    L=3'b010;
		else
		begin
		    if(A[0]>B[0])    L=3'b100;
	    	    else if(A[0]<B[0])    L=3'b010;
		    else    L=3'b001;
		end
	    end
	end
    end
end
endmodule
测试模块
//filename:tb_74HC85.v
`timescale 10ns/1ns
module tb_74HC85();
reg [2:0]I;
reg [3:0] A,B;
wire [2:0] L;

_74HC85 U(I,A,B,L);

initial 
	$monitor($time,"\tI=%b,A=%b,B=%b,L=%b",I,A,B,L);
initial begin
	I=3'b100;A=4'b0000;B=4'b1111;   //扩展输入端A大于b为真。
	#5;
	I=3'b001;A=4'b0000;B=4'b1111;  //扩展输入端A等于b为真。
	#5;
	I=3'b010;A=4'b1111;B=4'b0000;   //扩展输入端A小于b为真。
	#5;	
	I=3'b001;A=4'b1111;B=4'b0000;  //扩展输入端A等于b为真。
	#5;
	I=3'b001;A=4'b0100;B=4'b0010;//扩展输入端A等于b为真。
	#5;
	I=3'b001;A=4'b0001;B=4'b0001;//扩展输入端A等于b为真。
	#5;	
	$stop;
end
endmodule

仿真结果

在这里插入图片描述
在这里插入图片描述

扩展为16位比较器

设计思路

1）采用串联方式扩展数值比较器的位数。
高四位的比较结果应作为低四位的条件，即高四位比较器的输出端应分别于低四位比较器的扩展输入端连接。原理图如下，图中数值高位低位的存储地址与我设计的不同，按照我的设计，应该将图中的0-7顺序改成7-0；
2）采用并联方式扩展数值比较器的位数。
当位数较多且要满足一定的速度要求时，采用并联方式。并联方式采用两级比较方法。将16位按高低位次序分成四组，每组四位，各组的比较比较是并行进行的。将每组的比较数据再经四位比较器进行比较后得出结果。原理图如下，
在这里插入图片描述

串行代码实现

设计模块
//filename:74HC85.V
module _74HC85 (
input [2:0]I,
input [3:0] A,B,
output reg [2:0] L);
/*参数说明：
I为扩展输入端，是来自高位的比较结果，扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。
AB：为需要比较的两个四位二进制数值。
L为输出结果。L2=1时，表示a大于b；L1=1时，表示a小于b,；L0=1时，表示a等于b。
*/
always@(*) 
begin
    if(I==3'b100)    L=3'b100;
    else if(I==3'b010)    L=3'b010; //扩展输入端的优先级最高，最先判断。
    else
    begin
	if(A[3]>B[3])    L=3'b100;
	else if(A[3]<B[3])    L=3'b010;   //高位优先级高，先进行判断。
	else
	begin
	    if(A[2]>B[2])    L=3'b100;
	    else if(A[2]<B[2])    L=3'b010;
	    else
	    begin
		if(A[1]>B[1])    L=3'b100;
	        else if(A[1]<B[1])    L=3'b010;
		else
		begin
		    if(A[0]>B[0])    L=3'b100;
	    	    else if(A[0]<B[0])    L=3'b010;
		    else    L=3'b001;
		end
	    end
	end
    end
end
endmodule

module _16com(
input [15:0] A16,B16,
input [2:0] I,
output [2:0] F);
wire [2:0] F3,F2,F1;
wire [3:0] AC3,BC3,AC2,BC2,AC1,BC1,AC0,BC0;
/*
参数说明：
输入：
AB为需要进行比较的两个16位二进制数；
I为扩展输入端。
输出：
F为输出结果。F2=1时，表示a大于b；F1=1时，表示a小于b,；F0=1时，表示a等于b。
*/

/*将16位以四位一组，分到四个74HC85上*/
genvar k; // 定义循环变量。
for(k=15;k>=12;k=k-1) 
begin
    assign AC3[k-12]=A16[k];
    assign BC3[k-12]=B16[k];
end
for(k=11;k>=8;k=k-1) 
begin
    assign AC2[k-8]=A16[k];
    assign BC2[k-8]=B16[k];
end
for(k=7;k>=4;k=k-1) 
begin
    assign AC1[k-4]=A16[k];
    assign BC1[k-4]=B16[k];
end
for(k=3;k>=0;k=k-1) 
begin
    assign AC0[k]=A16[k];
    assign BC0[k]=B16[k];
end
//高位的比较结果作为低位的条件，高四位比较器的输出端应分别与低四位比较器的扩展输入端相连。
_74HC85 C3(I,AC3,BC3,F3);
_74HC85 C2(F3,AC2,BC2,F2);
_74HC85 C1(F2,AC1,BC1,F1);
_74HC85 C0(F1,AC0,BC0,F);

endmodule
测试模块
//filename:tb_74HC85.v
`timescale 10ns/1ns
module tb_16com();
reg [2:0]I;
reg [15:0] A16,B16;
wire [2:0] F;

_16com U(A16,B16,I,F);

initial 
	$monitor($time,"\tI=%b,A=%b,B=%b,F=%b",I,A16,B16,F);
initial begin
	I=3'b001;A16=16'b1111_1111_1111_1111;B16=16'b1111_1111_1111_1110; //扩展输入端中A等于b为真，A大于b的情况。
	#5;
	I=3'b001;A16=16'b0111_1111_1111_1111;B16=16'b1111_1111_1111_1111;//扩展输入端中A等于b为真，A小于b的情况。
	#5;
	I=3'b001;A16=16'b1111_1111_1111_1111;B16=16'b1111_1111_1111_1111;//扩展输入端中A等于b为真，A等于B的情况。
	#5;
	I=3'b100;A16=16'b0111_1111_1111_1111;B16=16'b1111_1111_1111_1111;//扩展输入端中A大于b为真的情况。
	#5;
	I=3'b010;A16=16'b1111_1111_1111_1111;B16=16'b0111_1111_1111_1111;//扩展输入端中A小于b为真的情况。
	#5;
	$stop;
end
endmodule

串行仿真

在这里插入图片描述
在这里插入图片描述

并行代码

设计模块
//filename:74HC85.V
module _74HC85 (
input [2:0]I,
input [3:0] A,B,
output reg [2:0] L);
always@(*) 
begin
    if(I==3'b100)    L=3'b100;
    else if(I==3'b010)    L=3'b010;
    else
    begin
	if(A[3]>B[3])    L=3'b100;
	else if(A[3]<B[3])    L=3'b010;
	else
	begin
	    if(A[2]>B[2])    L=3'b100;
	    else if(A[2]<B[2])    L=3'b010;
	    else
	    begin
		if(A[1]>B[1])    L=3'b100;
	        else if(A[1]<B[1])    L=3'b010;
		else
		begin
		    if(A[0]>B[0])    L=3'b100;
	    	    else if(A[0]<B[0])    L=3'b010;
		    else    L=3'b001;
		end
	    end
	end
    end
end
endmodule

module _16com(
input [15:0] A16,B16,
input [2:0] I,
output [2:0] F);
wire [2:0] F3,F2,F1,F0;
wire [3:0] AC3,BC3,AC2,BC2,AC1,BC1,AC0,BC0,AC,BC;
/*
参数说明：
输入：
AB为需要进行比较的两个16位二进制数；
I为扩展输入端。
输出：
F为输出结果。F2=1时，表示a大于b；F1=1时，表示a小于b,；F0=1时，表示a等于b。
*/

/*将16位以四位一组，分到四个74HC85上*/
genvar k;
for(k=15;k>=12;k=k-1) 
begin
    assign AC3[k-12]=A16[k];
    assign BC3[k-12]=B16[k];
end
for(k=11;k>=8;k=k-1) 
begin
    assign AC2[k-8]=A16[k];
    assign BC2[k-8]=B16[k];
end
for(k=7;k>=4;k=k-1) 
begin
    assign AC1[k-4]=A16[k];
    assign BC1[k-4]=B16[k];
end
for(k=3;k>=0;k=k-1) 
begin
    assign AC0[k]=A16[k];
    assign BC0[k]=B16[k];
end
//将16位按高低为次序分成四组，每组四位各组的比较是并行进行的。
_74HC85 C3(3'b001,AC3,BC3,F3);
_74HC85 C2(3'b001,AC2,BC2,F2);
_74HC85 C1(3'b001,AC1,BC1,F1);
_74HC85 C0(3'b001,AC0,BC0,F0);
//将每组的比较结果在经四位比较器进行比较后得出结果。
assign AC[3]=F3[2];
assign AC[2]=F2[2];
assign AC[1]=F1[2];
assign AC[0]=F0[2];

assign BC[3]=F3[1];
assign BC[2]=F2[1];
assign BC[1]=F1[1];
assign BC[0]=F0[1];

_74HC85 C4(I,AC,BC,F);
endmodule
测试模块

同串行

仿真结果

经验证，同前。

问题总结

1.16位比较器编写过程中出现了参数不对照的问题，后来发现是实参的位置错了，导致与形参不匹配。下次一定要注意，形参和实参的匹配。
2.在实际单片机，CPU的IO口等实际应用中，数学上的高位通常分配到低位地址，所以数学上的1000，对应计算机上的数组为A= {0,0,0,1}，A【0】=1，表示数值最高位上的1存放在低位地址中（A[0]）。因此我本次设计的16位比较器虽然能够实现功能，但是应用性 低。
3.书上两种四片16位比较器的扩展输入端直接取3‘b001，不能进一步级联构成更多位比较器，再此做出改进。

是岳岳呀
关注
  • 20
    点赞
  • 踩
  • 108
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
数值比较器
qq_35912930的博客
11-29 1万+
目录1 一位数值比较器2相关集成芯片3 位数拓展 1 一位数值比较器 逻辑图： 2相关集成芯片 4位CMOS集成数值比较器 74HC85 3 位数拓展 ① 串联方式： ② 并联方式：
EDA代码74HC85四位数值比较器代码
05-04
EDA代码74HC85四位数值比较器代码
Verilog中4位数值比较器电路
最新发布
m0_73019469的博客
05-08 473
（CSDN代码块不支持Verilog，代码复制到notepad++编辑器中，语言选择Verilog，看得更清楚）请用Verilog语言采用门级描述方式，实现此4位数值比较器。某4位数值比较器的功能表如下。
实现74HC85的功能以及16位数值比较器
Antonioxv的博客
12-08 1万+
VerilogHDL程序设计与仿真作业6： ——实现74HC85的功能以及16位数值比较器 文章目录VerilogHDL程序设计与仿真作业6：——实现74HC85的功能以及16位数值比较器一、实验目的二、实现74HC85的功能1、设计思路2、实现代码3、测试代码4、仿真三、用74HC85组成16位数值比较器1、设计思路2、实现代码3、测试代码4、仿真 一、实验目的 实现74HC85的功能 用74HC85组成16位数值比较器 二、实现74HC85的功能 1、设计思路 74HC85的功能表 74H
verilog设计中的数值比较
qq_42922513的博客
10-19 1007
Verilog设计中，数值比较时的注意事项
verilog实现多位数值比较器
xiangyuqxq的专栏
02-16 1万+
module compare3 ( Y ,A ,B );    input [3:0] A ;  input [3:0] B ;    output [2:0] Y ;  reg [2:0] Y ;    always @ ( A or B )      begin           if ( A > B )               Y          else
Verilog14、Verilog乘法、比较、数值表示
d_b_的博客
01-13 2642
文章目录1、示例代码：2、仿真结果3、结论3.1、Verilog乘法：3.2、Verilog比较：3.3、Verilog 数制： verilog 中关于乘法结果的有无符号计算、比较的有无符号、数值的表示形式 1、示例代码： ( input clk, input rst_n, output [7:0] out0, output [7:0] out1, output [7:0] out2 ); wire [3:0] a; wire [3:0] b; assign a =
quartus18.0编译仿真的四位比较器
03-31
总结来说，利用Quartus 18.0进行四位比较器的设计与仿真，需要掌握VHDL或Verilog编程，理解比较器的工作原理，熟悉Quartus 18.0的工程管理、编译和仿真操作。通过实践，不仅能提升硬件设计能力，还能为后续更复杂...
bijiaoqi.rar_Verilog 比较器_Verilog比较器_比较器Verilog
09-24
本项目提供的"bijiaoqi.rar"是一个Verilog实现的四位比较器，能够对两个四位二进制数进行比较，判断它们的大小关系。 首先，我们需要了解Verilog的基本语法。Verilog是一种面向硬件的编程语言，它允许我们描述数字...
Verilog编程八位比较器 代码+仿真
11-08
在压缩包文件"作业3 8位比较器"中，可能包含了这个八位比较器的Verilog源代码、测试平台以及相应的仿真波形图。通过分析这些文件，你可以进一步了解设计细节和仿真结果，从而加深对Verilog和数字逻辑设计的理解。
11-Verilog HDL比较器与移位器设计.7z
03-09
Verilog中常见的比较器包括二进制比较器和逐位比较器。例如，一个简单的二进制比较器可以比较两个二进制数的大小，输出结果包括"大于"、"小于"或"等于"。下面是一个基本的逐位比较器模块示例： ```verilog module ...
74HC85.pdf
12-22
74HC85
四位比较器 VHDL
06-03
一个较为适合初学者（CPLD\FPGA）的VHDL语言程序
verilog比较器
06-27
　　　设计一个带功能选择的字节（8位）的比较器（compare.v）。 　　　 　　　说明：比较两个字节的大小，选择控制位为sel[1:0]要求在sel的控制下： 　　　1）当 sel=00时如a[7:0]大于b[7:0]，则输出高电平，否则输出低电平； 　　　2）当sel=01时如a[7:0]小于b[7:0]，则输出高电平，否则输出低电平； 　　　3）当sel=01时如a[7:0]等于b[7:0]，则输出高电平，否则输出低电平；
Verilog学习之三输入数的大小比较设计
一个默默无闻的小程序员的博客
07-09 5746
今天我们做的是第九道题——使用子模块实现三输入数的大小比较，在这道题中我们需要清楚的知识点是如何去声明一个子模块，并且在主模块中将其实例化。接下来我们开始解这道题
verilog一位数比较器的三种语言描述
qq_52040692的博客
06-02 1311
一、比较器 什么是比较强。在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就称为数值比较器，简称比较器。 二、logisim表示 原理： 1位比较器原理 1位比较 Xi : Yi 大于Great：Li1 = Xi ~ Yi 小于Less： Li2 = ~ Xi Yi 等于Equal：Li3 = ~ (Xi ^ Yi)（同或/异或非） Lij第1个下标表示位数，第2个下标表示大小关系1大、2小、3相等，只有一个下标时表示大小关系。 注意：对于
VHDL四位比较器
weixin_54096995的博客
12-22 1029
【代码】VHDL四位比较器。
vhdl 四位比较器_介绍变频空调器通讯电路原理与维修技术
weixin_39814088的博客
11-22 508
变频空调器通讯故障是一种常见的电路故障，当通讯电路部分出现故障时，空调器的各种控制指令无法传送，空调器的各项功能均无法正常完成。在对变频空调器进行维修的过程中，经常会遇到空调器整机不能开机、室外机不工作、开机即出现整机保护等情况，根据实际维修经验，这些现象大多是由于通讯电路故障所引起的。 变频空调器一般都带有故障代码显示，一旦通讯电路出现故障，空调器均会显示相应的故障代码，这对于故障范围的判定提供...
Verilog——74HC151八选一数据选择器并扩展为16选1数据选择器
热门推荐
qq_45275571的博客
06-03 3万+
Verilog——74HC151八选一数据选择器并扩展为16选1数据选择器 74HC151的仿真 设计思路 采用行为级建模，根据74HC151译码器的功能表编程即可。 代码实现 设计模块 //filename:_74HC151v module _74HC151( input E, input [2:0] S, input [7:0] D, output reg Y, output Y1); //定义输入输出变量 always@(*) begin if(E) Y=0; else be
四位数值比较器verilog
06-12
下面是一个四位数值比较器的 Verilog 代码示例： ```verilog module comparator(input [3:0] A, input [3:0] B, output reg [1:0] out); always @ (A, B) begin if (A > B) begin out = 2'b01; end else if (A ...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值