基于FPGA的异步FIFO

一.FIFO介绍

FIFO( First Input First Output)指先进先出。其结构图如下：

异步FIFO读写操作是在两个不同的时钟域下完成的，FIFO需要比较读写地址指针的数值才能给出空满指示信号，这就涉及到了信号的跨时钟域处理。对于单比特信号，通常采用一位同步器进行同步，也就是打两拍操作，但对于多比特数据，如果也进行打两拍操作，由于数据各比特变化时间不一致，就会产生错误的情况，为了解决这个问题，我们通常使用格雷码进行异步FIFO读写地址的同步。
格雷码是什么？
在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码（Gray Code），另外由于最大数与最小数之间也仅一位数不同，即“首尾相连”，因此又称循环码或反射码。在数字系统中，常要求代码按一定顺序变化。例如，按自然数递增计数，若采用8421码，则数0111变到1000时四位均要变化，而在实际电路中，4位的变化不可能绝对同时发生，则计数中可能出现短暂的其它代码（1100、1111等）。在特定情况下可能导致电路状态错误或输入错误。使用格雷码可以避免这种错误。格雷码有多种编码形式。在这里我们使用的是典型格雷码。编码方式是：对于二进制数的最高位不变，然后最高位和次高位依次异或得到格雷码后面位的值，具体操作如下图：

四位二进制数和格雷码对应表如下：

二.代码实现

端口信号：
对于异步FIFO来说，由于读写两侧的时钟频率不同，所以相关指示信号有两份，分别基于不同的时钟域。

	rst_n       ,//异步复位 低电平有效
    //写侧信号
    wrclk       ,//写时钟
    wrreq       ,//写请求
    wrdin