FPGA的PS还有什么PL是什么意思

最新推荐文章于 2024-05-13 00:33:21 发布
最新推荐文章于 2024-05-13 00:33:21 发布
阅读量2.2w 收藏 145
点赞数 30
分类专栏： fpga IC基础复习 学习笔记 文章标签： fpga开发 经验分享 学习笔记 ZYQN 数字IC基础
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45689790/article/details/122727877
版权

在FPGA中

  1. PS: 处理系统 （Processing System) ：就是与FPGA无关的ARM的SOC的部分。
  2. PL: 可编程逻辑 (Progarmmable Logic)： 就是FPGA部分。之所以叫PL，而不是叫FPGA,用英文简写可能便于理解区分，或者显得比较专业吧（/滑稽脸）

对于ZYNQ，，就是两大功能块，PS 部分和 PL部分， ARM的SOC部分，和FPGA部分。我们可以通过调用IP核，系统会使用AXI(Advanced eXtensible Interface) 接口将IP与处理器连接，也就是实现PL与PS互联，所以你会在教程中看到这样的图片：

在这里插入图片描述
或者这样：
在这里插入图片描述

Successful 、
关注
  • 30
    点赞
  • 踩
  • 145
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
ZYNQ中PS、PL的含义
Fan_zhaoyang的博客
01-17 1万+
ZYNQ的术语简介，带你快速了解PS、PL、MIO、EMIO、APU、TTC、WDT、SWDT、SCU。
Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？.docx
03-16
文件为《Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？.docx》，介绍了zynq7000系列的常用术语，适合入门参考，帮助学习和理解ZYNQ7000系列嵌入式SOC FPGA的设计。
ZYNQ学习笔记（五）：vivado工程（PL+PS）程序固化到SD卡（redpitaya板同黑金开发板）
weixin_44852755的博客
11-07 1058
在ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验我们成功的实现了利用GPIO来控制DDS IP核的输出，今天我们尝试来把它在板子上固化一下。这一节虽然简单但是我们必须要熟练掌握的技能，我们成功的在“UART串口+AXI GPIO控制DDS IP核输出实验”的基础上，创建 FSBL实现程序上电自从SD 卡启动。积跬步才能致千里，路阻且长~慢慢走吧。
2024年C C++最全xilinx PYNQ PS与PL的接口说明_xilinx ps pl(2)，2024年最新面试篇
最新发布
2401_84978565的博客
05-13 603
Xlnk还可以提供指向缓冲区的物理内存指针，该指针可以发送到overlay中的IP。然后，overlay中的IP可以使用物理地址访问同一缓冲区。连接到AXI Slave GP端口的任何IP都将映射到系统存储器映射中。连接到AXI Master端口的IP不受PS的直接控制。在设计自己的 overlay时，您需要考虑所需的IP类型以及它如何连接到PS。在PYNQ上运行的Python代码可以使IP通过AXI Slave访问连接到GP端口。有关使用PS GPIO的更多信息，请参阅PS GPIO部分。
Zynq笔记（一） —PL端（FPGA部分）的设计流程
H19981118的博客
03-04 5457
本次学习的最终目的是为了掌握Zynq Soc FPGA，Zynq Soc FPGA和我们之前介绍的intel Soc FPGA的基本架构是一样的，现网上关于Zynq Soc FPGA的资料较多，因此先掌握这一块，从而可以更好的理解intel Soc FPGA。
PS与PL之间AXI-Lite通信
swarderexo的博客
12-01 2796
PS与PL之间AXI-Lite通信 最好的学习方法莫过于把自己当作老师来教会别人。 QQ邮箱：522420615@qq.com,有问题希望大家一起友好交流。 FPGA最重要的组成部分莫过于PS部分与PL部分。 PS: 处理系统 （Processing System) , 就是与FPGA无关的ARM的SOC的部分。 PL: 可编程逻辑 (Progarmmable Logic), 就是FPGA部分。 简单的讲就是PL部分直接用代码来写电子电路，直接使用电子电路来进行数据采集及控制可以极大的提高采集频率及控制精
ZYNQ--PL与PS端的数据交互(PS端编程实现)
weixin_44253012的博客
02-27 3491
这篇文章的侧重点是讲思路的，讲为什么需要某一个步骤或者某一个东西，以及它和其他步骤的联系是什么
FPGA学习-PL控制PS端DDR的设计
jk_101的博客
11-27 4270
FPGA设计论坛 2022-09-16 10:15 发表于陕西构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互来说，PL端的BRAM毕竟容量有限，很难用BRAM作为两者间的数据缓存器。对于这样的应用来说，利用DDR3作为PS端与PL端之间交互的数据缓存器是最合适不过的。 1.工程规划再Ze
FPGA学习琐碎笔记（一）
qq_42752888的博客
03-07 3398
一、FPGA硬件组成 1、CPU（处理器） FPGA的高端处理器主要由Xilinx（被AMD收购）与Altera（被Intel收购）两家制作。 FPGA的低端处理器制造厂商有紫光、复旦微、高云等。 其最小资源为CLB，CLB的数量决定了该FPGA芯片的资源大小。其外部晶振输入频率一般为50MHz，经过倍频可更高。 2、FLASH（闪存） FLASH一般用来存放代码文件，FLASH为非易失性存储器，即掉电后所存放数据不会丢失。 QSPI NOR FLASH理解：QSPI是一种传输协议，其相比较普
ZYNQ从放弃到入门（八）-PS和PL交互
OpenFPGA的博客
05-10 1万+
之前的几篇文章主要集中在 Zynq SoC 的处理系统 (PS) 方面，包括：使用 MIO 和 EMIOZynq SoC 的中断结构Zynq 私有定时器和看门狗Zynq SoC 的三重定时器计数器 (TTC)然而，从设计角度来看，Zynq SoC 真正令人兴奋的方面是创建一个使用 Zynq 可编程逻辑 (PL) 的应用程序。使用 PL 将任务从 PS 加载到 PL 端，为...
FPGA概念理解之：ZYNQ、PS、PL、APU、ARM、SOC、URAT、GPIO...
热门推荐
漫步量化
11-19 1万+
ARM ARM(Advanced RISC Machine)处理器是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器。 ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。 RISC RISC（Reduced Instruction Set Computer，精简指令集计算机） SOC SOC(Syste...
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
12-02
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
pl_read_write_ps_ddr_pl端数据交互_plddr_XILINXFPGA_zynqplps_FPGAAXI总线
09-11
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 ...
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
pl.rar_fpga_scale_vivado_xilinx pl dp开发_zynq pl ps
07-13
xilinx ZYNQ Ultral Scale+ 系列开发板ZCU102，基于VIVADO 在PL端的BD设计，包含三种视频接口的视频输入，同时由PS端对整个工程的IP进行配置。
pl read write ps ddr
03-07
PL和PS的高效交互是zynq 7000 soc开发的重中之重，我们常常需要将PL端的大量数据实时送到PS端处理，或者将PS端处理结果实时送到PL端处理，常规我们会想到使用DMA的方式来进行，但是各种协议非常麻烦，灵活性也比较差...
ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 1797
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 6736
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
【二 zedboard】PS和PL之间的交互
xzs520xzs的博客
03-19 7895
PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。 一、原理说明 1.在PL端创建IP核，用于向PS发送数据。这一过程通过AXI-Lite协议发送数据到GP接口，GP接口将会把数据放到该IP对应的内存中（已经同一编址） 2.在AXI-Lite协议下，与GP接口交互是一个字一个字的读写。 3.然后在PS部分通过ARM核上执行访问内存的C语言代码就可以把他对应的数据拿出来.
在FPGA中PS和PL是什么
05-24
PS和PL是FPGA中的两个部分。PS表示处理器系统，通常包括处理器核、内存接口、DMA引擎、外设接口等。PL表示可编程逻辑，通常包括可编程逻辑单元、片上存储器、DSP等。这两个部分可以通过高速总线互联，实现高效的数据传输和处理。在FPGA中，PS和PL之间的协同工作可以实现复杂的应用，例如数字信号处理、图像处理、机器学习等。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Successful 、

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值