JK触发器

边沿JK触发器

上升沿有效的JK触发器

电路结构：

工作原理：
Q^* = D = $\overline{K}$Q + $\overline{Q}$J
真值表：(Qⁿ⁺¹ = Q^*)

图形符号：

下降沿有效的JK触发器

图像符号：

真值表：

例题：
设下降沿有效的边沿JK触发器初始状态为0，试对应输入波形画出Q和$\overline{Q}$的波形。

典型的集成芯片：
74LS112(上升沿有效)

$\overline{CLR}$：清零信号，相当于R’_D
$\overline{PRE}$：预置信号，相当于S’_D

边沿JK触发器的特点：
1、CLK的上升沿或下降沿触发。
2、抗干扰能力极强，工作速度很高，在触发沿瞬间，按Q^*= J$\overline{Q}$ + Q$\overline{K}$的规定更新状态。
3、功能齐全，有保持、置0、置1、翻转功能，使用方便。