数字逻辑电路：一致性电路&表决电路

实验内容：
1、表决电路的仿真设计分析；（要求：使用与非门进行设计，并使用逻辑变换器分析真值表）
2、一致性电路的仿真设计分析。（要求：使用与或门进行设计，并使用逻辑变换器分析真值表）

实验环境：
Win 10、Mutisim

实验结果及分析：
1.表决电路

与非门仿真设计：

真值表：

分析：
表决电路的表达式L=A’B’+A’C+B’C’+A’B’C’，经过转换可得L=[(AB)’(BC)’(AC)’]’，因此可得与非门表决电路设计图。

2.一致性电路
与或门仿真设计：

真值表：

分析：
一致性电路的表达式L=ABC+A’B’C’，由此可直接画出其与或门仿真电路。