基于FPGA的增量式编码器程序设计

已于 2024-09-26 09:14:48 修改
阅读量970 收藏 13
点赞数 18
文章标签： fpga开发
于 2024-09-25 13:39:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_50670020/article/details/142516160
版权

1. 简介

增量式编码器（正交编码器），广泛应用于工业自动化和伺服控制系统的位置检测，主要功能是检测转机的旋转位置和速度，实现精确控制。
一般在检测过程中可能会受到工作环境影响，导致编码器输出的脉冲信号产生毛刺，影响计数，进而影响加工、定位精度。
A、B、Z脉冲的关系：正向旋转A和B存在90°的相位差，反向旋转A和B存在-90°的相位差，Z脉冲为0位置。
在这里插入图片描述

2. FPGA实现步骤

通过Verilog语言实现信号的滤波，再对信号进行计数，可以提升信号精度。
步骤如下：

  1. 先对输入信号，两级打拍消除抖动；
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        positiona_r <= 'd0;
        positionb_r <= 'd0;
        positionz_r <= 'd0;
    end
    else begin
        positiona_r <= {positiona_r[0], positiona};
        positionb_r <= {positionb_r[0], positionb};
        positionz_r <= {positionz_r[0], positionz};
    end
end

在这里插入图片描述2. 然后通过高频采样，滤除毛刺信号；

always@(posedge clk_200m or negedge rst_n)begin
   if(!rst_n)begin
       a_pos <= 'd0;
   end
   else if(~positiona_r[1] && positiona_r[0])begin  // pos
       a_pos <= 1'b1;
   end
   else if(positiona_r[1] && ~positiona_r[0])begin  // neg
       a_pos <= 1'b0;
   end
   else begin
       a_pos <= a_pos;
   end
end

always@(posedge clk_200m or negedge rst_n)begin
   if(!rst_n)begin
       cnt_a <= 'd0;
   end
   else if(~positiona_r[1] && positiona_r[0])begin  // pos
       cnt_a <= 'b0;
   end
   else if(cnt_a >= CNT_DELAY)begin
       cnt_a <= cnt_a ;
   end
   else if(positiona_r[1])begin
       cnt_a <= cnt_a + 1'b1;
   end
end

always@(posedge clk_200m or negedge rst_n)begin
   if(!rst_n)begin
       a_flag <= 'd0;
   end
   else if((cnt_a >= CNT_DELAY) && (~positiona_r[1]))begin  // neg
       a_flag <= 'b1;
   end
   else begin
       a_flag <= 'b0;
   end
end

在这里插入图片描述
3. 通过比较滤波后A、B的高电平位置，确定转动方向；

//对a b的HIGH计数，在同时为高时比较 cnt_a > cnt_b 则顺时钟，反之
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        frount <= 'd1;
    end
    else if(positiona_r[1] && positionb_r[1] && cnt_a > cnt_b)begin  // 顺时针
        frount <= 'b1;
    end
    else if(positiona_r[1] && positionb_r[1] && cnt_a < cnt_b)begin  // 逆时针
        frount <= 'b0;
    end
    else begin
        frount <= frount;
    end
end
  1. 通过Z信号脉冲确定0位置，对信号计数，确定一周的总脉冲数量；
always@(posedge clk_200m or negedge rst_n)begin
   if(!rst_n)begin
        sys_all <= 'd0;
   end
   else if(z_flag && ~z_flag_r )begin  // 复位
       sys_all <= 'd0;
   end
   else if((a_flag && ~a_flag_r) | (b_flag && ~b_flag_r))begin  // 复位
       sys_all <= sys_all + 1'b1;
   end
   else begin
       sys_all <= sys_all;
   end
end
always@(posedge clk_200m or negedge rst_n)begin
   if(!rst_n)begin
        sys_all_r <= 'd1;
   end
   else if(z_flag && ~z_flag_r )begin  // 寄存
       sys_all_r <= (sys_all >> 1);
   end
   else begin
       sys_all_r <= sys_all_r;
   end
end

在这里插入图片描述

  1. 根据滤波后A、B、Z的脉冲来进行位置计算和速度计算。

3. 位置计算

[当前角度]° = [相对0位置转过的脉冲数量]° x 360.00° / [转一周的总脉冲数量]°

对360.00° 放大100倍，来提高转动角度的精确计算，即

 degree_r = (sys_cnt<<'d5) + (sys_cnt<<'d7) + (sys_cnt<<'d10) + (sys_cnt<<'d11) +  (sys_cnt<<'d15);

always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        degree_r0 <= 'd0;
    end
    else if(z_flag && ~z_flag_r)begin  // clr
        degree_r0 <= 'd0;
    end
    else if(frount_r)begin  
        degree_r0 <= (sys_cnta<<'d5) + (sys_cnta<<'d15);
    end
    else if(~frount_r)begin  
        degree_r0 <= (sys_cntb<<'d5) + (sys_cntb<<'d15);
    end
end
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        degree_r1 <= 'd0;
    end
    else if(z_flag && ~z_flag_r)begin  // clr
        degree_r1 <= 'd0;
    end
    else if(frount_r)begin  
        degree_r1 <= (sys_cnta<<'d7) + (sys_cnta<<'d10) + (sys_cnta<<'d11);
    end
    else if(~frount_r)begin  
        degree_r1 <= (sys_cntb<<'d7) + (sys_cntb<<'d10) + (sys_cntb<<'d11);
    end
end
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        degree_r <= 'd0;
    end
    else if(z_flag && ~z_flag_r)begin  // clr
        degree_r <= 'd0;
    end
    else begin  
        degree_r <= degree_r0 + degree_r1;
    end
end

由于除数是定值，可以通过移位求和，也可以使用IP来除法运算；这里转动一周的总脉冲数量是由转动一周统计出来的，目前不确定总脉冲数量，所以我使用整数除法IP直接得到计算结果。由于，除法一般是DSP处理，所以，可以对除数和被除数先寄存，确保其周期满足除法IP的时序要求。

4. 速度计算

由于速度可能存在加速度，其算法处理过于复杂，且实际场景使用不到，所以博主的速度是单位时间的平均速度，如果转机速度不是匀速，可能计算不准确。

4.1 高速模式

通过计算转动一周用的时间，根据滤波后Z的脉冲上升沿到下一次上升沿，计数转动所用的时间，转速公式：

[当前转速] (r/s)  =  [一秒的拍数] (拍/s)  /  [转一周的拍数] (拍/r)

注： 一秒的拍数，即晶振的频率通过FPGA采样后使用的实际频率；

// 速度     (转)r/s    换方向速度清零  奇数圈和偶数圈分开计数，确保实时性
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
         frount_r <= 'd0;
    end
    else begin
        frount_r <= frount;
    end
end
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
         clr_speed <= 'd0;
    end
    else if((~frount_r && frount) || (~frount && frount_r))begin
        clr_speed <= 'd1;
    end
    else begin
        clr_speed <= 'd0;
    end
end
// 方式一(高速): 转1周,用的时间 sf_cmd[3:0] == 5(HIGH_SPEED) : 6(LOW_SPEED)
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
         one_cycle <= 'd0;
    end
    else if(clr_speed)begin  // clr
        one_cycle <= 'd0;
    end
    else if(z_flag && ~z_flag_r)begin  // z pos
        one_cycle <= one_cycle + 1'b1;
    end
    else begin
        one_cycle <= one_cycle;
    end
end
//one_cycle 拉低计数
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
         one_time_n <= 'd1;
    end
    else if(clr_speed)begin 
        one_time_n <= 'd1;
    end
    else if(one_cycle)begin 
        one_time_n <= 'd1;
    end
    else begin
        one_time_n <= one_time_n + 1'b1;
    end
end
//one_cycle 拉高计数
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
         one_time_p <= 'd1;
    end
    else if(clr_speed)begin 
        one_time_p <= 'd1;
    end
    else if(~one_cycle)begin 
        one_time_p <= 'd1;
    end
    else begin
        one_time_p <= one_time_p + 1'b1;
    end
end

4.2 低速模式

单位时间转动的周数，这里参考时间为50ms，可根据实际需求调整，转速公式：

[当前转速] (r/s)  =  ([50msA、B转动的总脉冲数量 ](个/50ms) x 20) (个/s)  / [总脉冲数量] (个/r)

//cnt_50ms
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        cnt_50ms <= 'd0;
    end
    else if(clr_speed)begin  // clr
        cnt_50ms <= 'd0;
    end
    else if(cnt_50ms == 'd10_000_000)begin  // clr
        cnt_50ms <= 'd0;
    end
    else begin
        cnt_50ms <= cnt_50ms + 1'b1;
    end
end
//circle
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        circle <= 'd0;
    end
    else if(clr_speed)begin  // clr
        circle <= 'd0;
    end
    else if(cnt_50ms == 'd9_999_999 )begin  // 复位
        circle <= 'd0;
    end
    else if((a_flag && ~a_flag_r) | (b_flag && ~b_flag_r))begin  // 
        circle <= circle + 1'b1;
    end
    else begin
        circle <= circle;
    end
end

由于转速太低时，转动一周时间太长，使用方式一，速度计算的反馈延时太长；在速度过高时，单位时间采样数量较大，通过计算一周的转动时间稳定性更高，所以转速>=5r/s使用方式一，转速<5r/s使用方式二。

//速度选择,   >=5.00r/s:高速 speed_rh,   <5.00r/s:低速 speed_rl   
always@(posedge clk_200m or negedge rst_n)begin
    if(!rst_n)begin
        speed_tmp <= 'd0;
    end
    else if(speed_tmp < 'd500)begin  
        speed_tmp <= speed_rl ;
    end
    else begin  
        speed_tmp <= speed_rh ;
    end
end

黄色为速度放大了100倍，即实际为49.99(r/s)，紫色为位置角度也放大了100倍，即当前位置为356.40°。
在这里插入图片描述

5. Modelsim仿真

在这里插入图片描述

最后，测试时可通过将数据每隔500ms寄存一次位置和速度信息，通过串口发送到上位机，观察其准确度。

注：完整工程和仿真程序放资源里面了。

fpga89
关注
基于FPGA和ABZ增量式编码器的转子位置检测
weixin_44524855的博客
11-30 6839
​​ 前言 最近在做一个使用FPGA和增量式编码器实时检测转子位置的小课题，第一次完成从硬件到软件的设计以及软硬件的联调，想做一个总结，鼓起勇气开始自己的第一次发帖。并且，在做这个课题的过程中，发现相关资料比较少，所以希望能够贡献一些自己的力量吧~如有错误还请大家批评指正！ 一、原理介绍 增量式编码器与电机转子同轴安装，当电机旋转时，编码器会输出三路信号ABZ。A相信号和B相信号相位相差90°，根据两者的超前滞后关系，可以判断出电机的转动方向。Z相信号为零位信号，电机每转到该位置...
FPGA 编码器输入信号4倍频处理
08-08
FPGA 对电机的编码器输入的正交编码信号进行4倍频处理
FPGA 八线三线编码器
05-15
基于FPGA而设计的八线三线编码器，，输入八个端口输出三个
基于FPGA的分形编码器verilog设计
FPGA/MATLAB学习教程/源码/项目合作开发
10-15 1351
对其研究已有近十年的历史，其间，人们发现了它所具有的许多优点：比如，它突破以往熵压缩编码的界限，在编码过程中，采用了类似描述的方法，而解码是通过迭代完成的，且具有分辨率无关的解码特性等。在分形图像编码中，通过利 用自然图像中存在的不同子图像间的跨尺度相似性（即把图像视为分形），一幅图 像用一个使图像近似不变的压缩仿射变换①的参数来表达，压缩文件中储存的是这 些参数的量化值而不是图像本身的象素值。同时，要了解分形图像压缩技术的起源， 以及理解该技术的数学原理，分形的概念是必不可少的。
FPGA实验三: 编译码器
WuYuFffan的博客
08-13 507
FPGA实验三: 编译码器 decoder：3位转换为8位 encoder: 8位转换为3位 codertest: 实现测试脉冲 编码器真值表: decoder: assign out = (en) ? (1 << din):8'b0; encoder: always@(en or x) begin if (en) begin case(x) 8'b00000001:y = 3'b000; 8'b00000010:y = 3'b001; 8'b00000100:y
增量式编码器FPGA设计程序
最新发布
09-25
通过Verilog对增量式编码器进行滤波，并精确计算位置和速度信息。
verilog增量式编码器
忘性太好
08-31 3941
@f’d’f’dTOC 直接上代码 module qdec(osc, quadA, quadB, position,A,B,DIR,index); input osc, quadA, quadB,index; output [31:0] position; output A,B,DIR; reg [2:0] quadA_delayed, quadB_delayed; reg A,B,DI...
基于FPGA双路EnDat2.2编码器的接口设计.pdf
07-13
由于绝对式编码器的每个机械位置对应一个唯一的绝对编码，不需要记忆，它在抗干扰和可靠性方面优于增量式编码器，因而被更广泛地应用于测量系统中。然而，绝对式编码器的数据输出量大且复杂，必须采用串行传输方式，...
FPGA+DSP的海德汉编码器信号测量及处理通用模块
07-26
模块的收发单元支持RS485形式的信号转换，为了提高对高精度增量式编码器数据的测量精度，设计了在同一个增量编码器上安装4个读数头的方法，以获得更高的位置测量精度。 在软件设计及实现方面，FPGA部分使用Xilinx...
基于ALTERA FPGA的正交编码器IPCORE-VERILOG语言
01-26
实际工业项目中用到的正交编码器IPCORE，基于VIERLOG语言，并且挂载到AVALON总线上，编程风格专业，非常好用。
简述正确进行正交编码器测量
10-22
编码器及其应用概述 　　编码器（encoder）是将信号（如比特流）或数据进行编制、转换为可用以通讯、传输和存储的信号形式的设备。 编码器把角位移或直线位移转换成电信号，前者成为码盘，后者称码尺。按照读出方式编码器可以分为接触式和非接触式两种。接触式采用电刷输出，一电刷接触导电区或绝缘区来表示代码的状态是"1"还是"0";非接触式的接受敏感元件是光敏元件或磁敏元件，采用光敏元件时以透光区和不透光区来表示代码的状态是"1"还是"0",通过"1"和"0"的二进制编码来将采集来的物理信号转换为机器码可读取的电信号用以通讯、传输和储存。 　　旋转编码器是用来测量转速的装置，光电式旋转编码器通过光电转换
基于FPGA的准绝对式编码器信号的采集与解码.pdf
07-13
基于FPGA的准绝对式编码器信号的采集与解码.pdf
基于FPGA的光电编码器信号处理方法.pdf
07-13
基于FPGA的光电编码器信号处理方法，能够有效地提高计数的精度和可靠性，从而提升整个控制系统的性能。 FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种可以通过编程来配置的集成电路，它具有可重...
基于FPGA的分形编码器verilog设计——详细版
FPGA/MATLAB学习教程/源码/项目合作开发
10-15 1584
分形图像编码是一个相对较新的图像压缩技术。在分形图像编码中，通过利 用自然图像中存在的不同子图像间的跨尺度相似性（即把图像视为分形），一幅图 像用一个使图像近似不变的压缩仿射变换①的参数来表达，压缩文件中储存的是这 些参数的量化值而不是图像本身的象素值。分形理论是非线性科学研究中一个十分活跃的分支，特别是近十余年来在计 算机图像处理和分析中已得到广泛应用。同时，要了解分形图像压缩技术的起源， 以及理解该技术的数学原理，分形的概念是必不可少的。
FPGA接口实现----增量式编码器
night_Ray的博客
06-08 4463
FPGA接口实现----增量式编码器前言一 增量式编码器原理介绍二 硬件实现三 测试平台四 总结 前言 实验室的Zynq项目中要求在PL端实现一个增量式编码器实时的数据检测。本次项目中其实有着两套编码器，其中电机后有一套编码器负责测量各个电机的速度；另外，每条腿上还外接了一组编码器负责位置信息的测量。电机内置的编码器通过伺服驱动器可以直接通过CAN总线得到数据；而外接的编码器则是A,B,Z三相输出需要在PL端构建合适的信号处理模块。 一 增量式编码器原理介绍 增量式编码器是一种将位移信息转换成周期性电信号，
FPGA 基于边沿检测实现旋转编码器底层驱动
xinshuwei的博客
10-28 1586
module pmodenc( clk, rst_n, A, B, BTN, //LED, rotary_event, rotary_right_pos, rotary_left_pos, //BTN_State //BTN_Debounce BTN_neg ); input clk,rst_n; input A,B; input BTN; //outpu...
使用FPGA实现编码器
CL1983088202的博客
04-15 1161
有什么问题还是欢迎大家留言，哈哈哈哈，希望能带给大家积极的情绪吧。
Verilog语言下基于FPGA的永磁同步伺服控制系统设计：电流环、速度环与矢量控制的实现，FPGA实现的永磁同步伺服控制系统设计：矢量控制、坐标变换、电流环、速度环、AD7606采样、正交编码器反馈
OpIyIygHrAzQ的博客
06-09 408
总之，基于FPGA的永磁同步伺服控制系统的设计涉及到多个模块的协同工作，通过这些模块的精确控制，我们能够实现对伺服电机的矢量控制。SVPWM模块是整个系统的关键模块之一，它利用空间矢量调制技术来生成电机的PWM信号，控制电机的转矩。最后，PI运算模块是用于控制系统的闭环控制的，它可以根据系统的实际输出和期望输出之间的误差，通过比例和积分控制算法来调整控制信号，使系统的输出达到期望值。有坐标变换，电流环，速度环，ad7606采样，电机正交编码器反馈接口，SVPWM，pi运算等等模块。Verilog语言。
多摩川编码器fpga程序
05-13
“多摩川编码器FPGA程序”是一种针对多摩川编码器的FPGA（Field Programmable Gate Array）程序。多摩川编码器是一种用于获取物体运动的重要传感器，能够将物体的运动状况转化成数字信号，广泛应用于机器人控制、医学影像等领域。FPGA是在硬件电路上实现可编程逻辑的芯片，具有高速、低功耗、自适应等优点，成为处理高速数据的首选。 多摩川编码器FPGA程序的功能主要是对编码器的信号进行处理和解码，输出物体的运动信息。在实现中，需要对编码器的脉冲信号进行频率计数、相位判断等操作，其中，编码器的脉冲信号分为A、B两路，通过相位关系可以得到物体的运动方向。针对这些操作，FPGA中需要设计合理的逻辑电路，通过时钟信号控制电路的工作，实现对信号的高速处理与解码，并输出具有可读性的运动信息。 多摩川编码器FPGA程序相较于传统的处理方式，具有运算速度快、延迟低、精度高等优点，因此广泛应用于机器人控制、运动控制、数控刀具等领域，对于智能设备的研发也有着重要作用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值