- 博客(18)
- 收藏
- 关注
RSS订阅原创 ASAP工艺的一些知识理解
WellWell TapWell Pin和PSUB Pin是设计简化工具，它们直接标记Well层（如N-Well）和的电气连接，简化了布局设计过程。通过这些标记层，设计者不需要手动添加Well Tap来连接Well和Substrate，因为工具已经能够自动识别这些电气连接。这不仅减少了设计中的复杂性，还可以加速LVS和PEX的验证过程。这种方法有效地简化了设计流程，确保了布局的一致性，并减少了手动添加Well Tap的工作量。
2024-11-12 16:16:55
358
原创 ASAP 7nm运行前后仿真，DRC,LVS，PEX的参考资料：
然后在后仿真的时候，一个很关键的点是view要选择schematic，然后要在那个inherited view list之前加入spice模型。关于DRC，LVS，PEX可以参考之前的candence tutrial，是在微信上；首先是前仿真和schematic的设计，参考的是ASAP7nm的tutorial；防止自己忘记，先把资料列在这里，以防之后不会仿真了。然后后仿真的内容是参考csdn的文章来进行的。w list之前加入spice模型。
2024-11-12 16:15:25
329
原创 SPICE模型文件结构概述
文件头部温度信息：标称温度25°C，电路温度27°C寄生参数描述文件中的.subckt语句定义了几个不同的子电路（subckt是 SPICE 格式中用于定义子电路的声明），这些子电路包含寄生电阻、电容等信息。每个子电路代表某个部分的寄生效应，通常是与设计中不同节点或信号连接点相关的寄生。这个 PEX 文件描述了一个反相器电路不同节点之间的寄生电阻和寄生电容。每个.subckt子电路代表了反相器中与不同节点（如 VDD、VSS、输入 A、输出 Y）相关的寄生效应。
2024-11-12 16:14:39
332
原创 看论文时的一些疑问和常用的知识：（FinFet CFET）
是一种用于在PMOS和NMOS晶体管之间实现物理和电气隔离的技术，主要通过打断扩散层的连续性来防止寄生效应。DDB在高密度集成电路射频和模拟电路中尤为重要，因为它可以减少噪声和寄生效应，提高电路性能。DDB与传统的隔离技术（如STI、DTI）相比，具有更高的灵活性和适应性，尤其适用于现代FinFET工艺节点。Via Merging（通孔合并）RVT（Regular Threshold Voltage）MOSFET具有中等的阈值电压，适合平衡功耗和速度的电路应用。LVT。
2024-11-12 16:13:20
248
原创 Logic Synthesis2
主要关注从逻辑设计到更详细表示的转换，而Binding则专注于将这些详细表示与具体的物理实现相结合。这两个步骤对于确保设计的准确性和可制造性至关重要。BDD是一种基本的布尔函数表示方法，适合小规模函数和直观理解。ROBDD则是经过优化的版本，适合处理更复杂的布尔函数，提供更高效的存储和操作性能。
2024-10-05 14:56:45
911
1
原创 Timing Analysis
识别电路中所有节点：包括输入、输出、寄存器、逻辑门等。多模式定义确定设计需要支持的不同功能模式（如正常、测试、低功耗模式）。多角定义确定分析的工艺角、温度和电压条件（如典型、快、慢角）。
2024-10-05 13:24:29
1220
原创 Logic Synthesis 1
ECO Cells功能：缓冲器用于增强信号，提供更强的驱动能力。它能够将输入信号的幅度提高，以便驱动后续电路。用途提高信号的驱动能力，以减少信号衰减。解决布线延迟问题，确保信号能够及时到达目标单元。在需要时提供隔离，避免相邻电路间的干扰。LatchesFiller Cells 和 Tap Cells 在标准单元库中的作用是确保芯片设计的完整性和可靠性，帮助满足制造工艺要求，并提高电路的整体性能和良率。
2024-10-04 14:54:28
911
原创 STM32 USART串口详解
USART（Universal Synchronous/Asynchronous Receiver/Transmitter）通用同步/异步收发器USART是STM32内部集成的硬件外设，可根据数据寄存器的一个字节数据自动生成数据帧时序，从TX引脚发送出去，也可自动接收RX引脚的数据帧时序，拼接为一个字节数据，存放在数据寄存器里自带波特率发生器，最高达4.5Mbits/s可配置数据位长度（8/9）、停止位长度（0.5/1/1.5/2）可选校验位（无校验/奇校验/偶校验）
2024-09-01 12:43:28
1205
转载 STM32 ADC介绍
如下图，左边是输入通道，16个gpio口外加两个内部通道，然后进行AD转换器，ad转换器里有两个组，一个是规则组、一个是注入组，规则组最多可以选中16个通道。
2024-07-30 19:55:26
70
原创 STM32 编码器详解
其结构如图所示，A,B接口各接一个GPIO，然后分别检测是否是使用上升沿还是下降沿，并选择极性。接着接到编码器接口初始化编码器。右边的truth table表示了正转和反转的清苦那个，也可以这样看：正转时A相领先B相90°，反之亦然。这个表的意思就是第一列的有效边沿指的是只计数一半，例如仅在TI1计数就指的是只有在TI1信号的边沿才计算。
2024-07-24 23:05:00
1015
原创 STM32 高级定时器介绍—输入捕获
这里我们要搞清楚输入通道和捕获通道的区别，输入通道是用来输入信号的，捕获通道是用来捕获输入信号的通道，一个输入通道的信号可以同时输入给两个捕获通道。当输入的信号存在高频干扰的时候，我们需要对输入信号进行滤波，即进行重新采样，根据采样定律，采样的频率必须大于等于两倍的输入信号。捕获通道就是图中的 IC1/2/3/4，每个捕获通道都有相对应的捕获寄存器 CCR1/2/3/4，当发生捕获的时候，计数器 CNT 的值就会被锁存到捕获寄存器中。**开启时钟，GIPO，配置时基单元，输入捕获初始化，使能TIM。
2024-07-24 21:59:04
1281
原创 STM32 高级定时器介绍_输出比较详解
输出比较OC（Output Compare）输出比较输出比较可以通过比较CNT与CCR寄存器值的关系，来对输出电平进行置1、置0或翻转的操作，用于输出一定频率和占空比的PWM波形每个高级定时器和通用定时器都拥有4个输出比较通道高级定时器的前3个通道额外拥有死区生成和互补输出的功能OC（Output Compare）输出比较。输出比较可以通过比较CNT与CCR寄存器值的关系，来对输出电平进行置1、置0或翻转的操作，用于输出一定频率和占空比的PWM波形。
2024-07-24 02:01:58
765
原创 STM32 基本定时器详解
16位可编程(可实时修改)预分频器，用于对输入的时钟按系数为1～65536之间的任意数值分频。定时器的定时时间等于计数器的中断周期乘以中断的次数。在更新事件(计数器溢出)时产生中断/DMA请求。根据上图配置所有需要的端口，分别是内部时钟。如果在中断服务程序里面设置一个变量。16位自动重装载累加计数器。触发DAC的同步电路。
2024-07-24 00:44:33
1156
原创 STM32 中断详解
EXTI（Extern Interrupt）外部中断。EXTI可以监测指定GPIO口的电平信号，当其指定的GPIO口产生电平变化时，EXTI将立即向NVIC发出中断申请，经过NVIC裁决后即可中断CPU主程序，使CPU执行EXTI对应的中断程序。支持的触发方式：上升沿/下降沿/双边沿/软件触发。支持的GPIO口：所有GPIO口，但相同的Pin不能同时触发中断。通道数：16个GPIO_Pin，外加PVD输出、RTC闹钟、USB唤醒、以太网唤醒。触发响应方式：中断响应/事件响应。
2024-07-21 22:22:02
771
原创 STM32 GPIO详细解读
模式名称性质特征浮空输入数字输入可读取引脚电平，若引脚悬空，则电平不确定上拉输入数字输入可读取引脚电平，内部连接上拉电阻，悬空时默认高电平下拉输入数字输入可读取引脚电平，内部连接下拉电阻，悬空时默认低电平模拟输入模拟输入GPIO无效，引脚直接接入内部ADC开漏输出数字输出可输出引脚电平，高电平为高阻态，低电平接VSS推挽输出数字输出可输出引脚电平，高电平接VDD，低电平接VSS复用开漏输出数字输出由片上外设控制，高电平为高阻态，低电平接VSS复用推挽输出。
2024-07-20 15:34:25
1261
原创 STM32简介笔记
STM32是ST公司基于ARM Cortex-M内核开发的32位微控制器ARM指ARM处理器内核I = 输入，O = 输出，S = 电源， HiZ = 高阻FT：容忍5V可以使用的功能依选定的型号而定。对于具有较少外设模块的型号，始终是包含较小编号的功能模块。例如，某个型号只有1个SPI和2个USART时，它们即是SPI1和USART1及USART2。PC13，PC14和PC15引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流(3mA)。
2024-07-20 15:14:24
760
ASAP7工艺设计规则手册PDK版本1.7i半导体制造指导
2024-11-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人