文章目录
在windows下得quartus 18.1 hls+vs2010
1.工具选择
1.quartus 18.1(破解工具以及下载软件见如下链接链接:https://pan.baidu.com/s/1rqrPR2dHl-1W8S36YxjTkw 提取码:askg,亲测可以使用)
2.vs2010版本,vs2010可在微信公众号软件管家进行下载
2.环境搭建
2.1初始化
1.打开系统命令管理器cmd,定位到init_hls.bat的路径,并运行
d:
cd D:\intelFPGA\18.1\hls
init_hls.bat
此时会提示vs的路径问题,不用担心,系统会自动添加所需要的路径
2.2编写测试文件
在桌面新建文件夹prj,创建text.cpp,编写如下乘法器代码:
#include “HLS/hls.h”
#include “stdio.h”
component int mul(int a,int b)
{
int c =0;
c = a*b;
return c;
}
int main()
{
int a=0,b=0,c=0,i=0;
for(i=0;i<5;i++)
{
a= i+1;
b= i+2;
c = mul(a,b);
printf("%d * %d = %d\n",a,b,c);
}
return 0;
}
2.3编辑测试文件
1.切换到刚刚新建的工程目录
c:
cd C:\Users\han\Desktop\prj
i++ -march=x86-64 -o mul.exe test.cpp 用于生成mul.exe文件
2.运行mul.exe文件
mul.exe
3.生成镜像文件
i++ -march=CycloneV -o mul test.cpp -ghdl
4.继续运行mul.exe文件,产生波形文件vsim.wlf
mul.exe
5.查看报告
报告内容如下
6、查看生成的波形文件
vsim vsim.wlf
3.导入自编辑IP核
将生成的 components 文件夹的路径导入到quartus中
Tools–>Options–>IP Setting–>IP Catalog Search Locations
4.HLS-IP核的添加
4.1添加生成的qsy文件
4.2HLS-IP核的添加
首先,找到已经添加的IP核
双击mul IP核
在弹出的框中,点击generate HDL
在弹出新的对话框,点击generate
一直点击退出,直到最后一层,点击finish。
5、模块例化
在之前创建的工程中,新建Verilog文件,命名为hls
双击之前打开的qsy文件
点击generate->Show instantination Template
copy其中的内容加入到编写的hls.v文件中,并进行实例化
编译测试代码:双击Analysis & Synthesis
编译成功后,生成测试文件。
此时HLS工程创建完毕
5、实验总结
本次实验是对HLS简单的实验,本次通过实验了解到了HLS在quartus上的实验过程,相对不足的是并没有能够实现在板子上进行验证。HLS相对于传统的FPGA的工程,实现复杂的项目使用的代码量更少开发周期也更短。也能够实现比较复杂的工程,比如神经网络、深度学习等这些后面我们都会接触到。