quartus工具篇——fifo ip核

已于 2023-08-08 15:52:17 修改
阅读量6k 收藏 37
点赞数 6
文章标签： fpga开发
于 2023-07-31 13:43:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_52548731/article/details/132020761
版权

quartus工具篇——fifo ip核

1、简介

FPGA 中的 FIFO（First-In, First-Out）是一种常见的数据缓冲器，用于在不同的时钟域之间进行数据传输。FIFO 可以暂存一定数量的数据，并支持并行读取和写入操作，同时保持先进先出的数据顺序。

FIFO 在 FPGA 中的应用非常广泛，特别是在需要处理异步数据交换的场景中。以下是一些 FIFO 的基本特性和特点：

  1. 数据存储：FIFO 由一组寄存器或存储单元组成，可以暂存一定数量的数据。每个存储单元可以存储一个数据元素（如字节、字等）。存储单元之间按照 FIFO 原则连接，确保数据的顺序性。
  2. 读写指针：FIFO 使用读写指针来跟踪当前读取和写入的位置，以及可用空间和已存储数据的数量。读指针指示下一个要读取的数据位置，写指针指示下一个要写入的数据位置。读写指针根据读写操作递增，并循环回到 FIFO 的起始位置。
  3. 同步与异步操作：FIFO 可以在不同的时钟域之间进行数据传输，实现异步数据交换。它能够解决数据产生速率与数据消费速率不匹配时的数据处理问题。
  4. 深度与宽度：FIFO 的深度表示存储单元的数量，决定了可以存储的数据量。宽度表示每个存储单元能够存储的数据位数。深度和宽度取决于具体的设计需求。
  5. 读写接口：FIFO 通过独立的读取和写入接口与其他电路进行通信。读取接口用于从 FIFO 中读取数据，写入接口用于向 FIFO 中写入数据。
  6. 数据管理：FIFO 提供了一些额外的功能，如读写标志、满/空状态标志等，以便有效地管理数据的读写操作。

FIFO 可以在许多应用中发挥重要作用，例如数据缓存、流水线数据传输、数据帧同步等。借助 FPGA 的灵活性，我们可以根据具体的需求和设计约束来实现定制化的 FIFO。

同步fifo与异步fifo的比较

  1. 同步 FIFO： 同步 FIFO 在读取和写入时都使用相同的时钟信号，数据传输是在同一时钟域下进行的。读取和写入操作在时钟的上升沿或下降沿进行，具有明确定义的时序关系。同步 FIFO 的特点包括：
  • 时序简单：由于读写操作在同一个时钟信号下进行，不涉及时序转换，因此设计相对较简单。
  • 数据稳定性：由于时钟同步，对于数据的读取和写入，保证了数据的稳定性和可靠性。
  • 可靠性高：同步 FIFO 较为可靠，能够通过时钟握手机制来实现有效的数据传输。
  1. 异步 FIFO： 异步 FIFO 在读取和写入时使用不同的时钟信号，数据传输是跨越不同时钟域的。由于存在时钟领域之间的不同步，需要引入额外的电路来处理时钟缓冲和数据同步等问题。异步 FIFO 的特点包括：
  • 处理异步时序：由于读写操作在不同的时钟域下进行，需要处理异步时序问题，确保数据的正确传输。这通常需要使用双缓冲技术、同步器等方法来实现。
  • 时序复杂：异步 FIFO 的设计更为复杂，需要考虑数据传输的稳定性、时序约束和互锁等问题。对于异步 FIFO 的设计，需要仔细分析时序关系，并采取相应的措施确保正确性。
  • 适应异步系统：异步 FIFO 在跨越不同时钟域的系统中发挥重要作用，可以解决异步数据交换的问题，使得不同部分之间能够以不同的速率进行数据传输。

在选择同步 FIFO 还是异步 FIFO 时，需要根据具体的设计需求和系统要求进行权衡。如果时钟同步性较好且时序要求较低，同步 FIFO 可能是一个更简单和可靠的选择。而在异步时序较为复杂的情况下，异步 FIFO 可以提供解决方案

2、同步fifo ip核配置

2.1、quartus配置fifo(同步)

在quartus右上角搜索fifo，选择文件夹创建ip核

image-20230808154651052

image-20230808154702498

进入fifo后，下图是一些选项的简单介绍，我选择的是同步fifo，数据传输位宽位8bit,总长度位16个words

image-20230808154718406

进入到下面，会让你根据需求创建信号，这些信号的意思分别为

  • full：fifo内部存储几乎要满时
  • empty:fifo内存存储几乎要空时
  • usedw:fifo内部已经使用的字节大小
  • almost full:fifo内部存储几乎要满时
  • almost empty:fifo内部存储几乎要空时
  • Asynchronous clear：异步清零
  • Synchronous clear：同步清零

我这里只做简单的，所以只勾选了前三个信号和异步复位信号，后面的信号可以根据自己的需求进行勾选

image-20230808152741269

下面勾选工作模式，我这里演示两种不同工作模式的区别，选择正常模式进行配置：

选择show ahead模式进行配置

image-20230808152546221

两种方式后续内容完全相同，可完全按照下列步骤配置

之后选择优化选项，勾画no即可，详情可参考：详解 altera 的同步 FIFO IP配置及使用 - 知乎 (zhihu.com)

image-20230808154801378

最后生成inst文件，就完成了

image-20230808154819007

2.2、同步fifo仿真代码

下列书写一段仿真代码和顶层文件来观察两种模式的不同，以及同步fifo的工作原理

module top(
    input wire clk,
    input wire rst_n,
	input wire [7:0] data_sig_1,
	input wire rdreq_sig_1,
	input wire wrreq_sig_1,

	input wire [7:0] data_sig_2,
	input wire rdreq_sig_2,
	input wire wrreq_sig_2,

	output wire empty_sig_1,
	output wire empty_sig_2,
	output wire [3:0]usedw_sig_1,
	output wire [3:0]usedw_sig_2,

	output wire full_sig_1,
	output wire full_sig_2,

	output wire[7:0] q_sig_1,
	output wire[7:0] q_sig_2
	);

fifo1	fifo1_inst (
	.aclr ( ~rst_n ),
	.clock ( clk ),
	.data ( data_sig_1 ),
	.rdreq ( rdreq_sig_1 ),
	.wrreq ( wrreq_sig_1 ),
	.empty ( empty_sig_1 ),

	.full ( full_sig_1 ),
	.q ( q_sig_1 ),
	.usedw ( usedw_sig_1 )
	);

fifo2	fifo2_inst (
	.aclr ( ~rst_n ),
	.clock ( clk ),
	.data ( data_sig_2 ),
	.rdreq ( rdreq_sig_2 ),
	.wrreq ( wrreq_sig_2 ),
	.empty ( empty_sig_2 ),

	.full ( full_sig_2 ),
	.q ( q_sig_2 ),
	.usedw ( usedw_sig_2 )
	);
endmodule

`timescale 1ns/1ns
module moudle_tb();

reg clk;
reg rst_n;
reg[7:0] data_sig_1;
wire rdreq_sig_1;
wire wrreq_sig_1;

wire rdreq_sig_2;
wire wrreq_sig_2;

wire empty_sig_1;
wire empty_sig_2;
wire [3:0]usedw_sig_1;
wire [3:0]usedw_sig_2;

wire full_sig_1;
wire full_sig_2;

wire[7:0] q_sig_1;
wire[7:0] q_sig_2;

parameter SYS_CLK = 20;
always #(SYS_CLK/2) clk = ~clk;

initial begin
    clk=1'b1;
    rst_n=1'b0;
    
    #(2*SYS_CLK);
    rst_n=1'b1;
end
assign wrreq_sig_1 = ~full_sig_1;
assign wrreq_sig_2 = ~full_sig_2;
assign rdreq_sig_1 = ~empty_sig_1;
assign rdreq_sig_2 = ~empty_sig_2;
initial begin
	data_sig_1 = 8'd0;
	#(SYS_CLK*2)
	repeat(20)begin
		data_sig_1 = {$random}%64;
		
		#(SYS_CLK);
	end
	#(5*SYS_CLK);
	repeat(20)begin
		
		#(SYS_CLK);
	end
	#(5*SYS_CLK)
	$stop;
end

top inst_top
	(
		.clk         (clk),
		.rst_n       (rst_n),
		.data_sig_1  (data_sig_1),
		.rdreq_sig_1 (rdreq_sig_1),
		.wrreq_sig_1 (wrreq_sig_1),
		.data_sig_2  (data_sig_1),
		.rdreq_sig_2 (rdreq_sig_2),
		.wrreq_sig_2 (wrreq_sig_2),

		.empty_sig_1 (empty_sig_1),
		.empty_sig_2 (empty_sig_2),
		.usedw_sig_1 (usedw_sig_1),
		.usedw_sig_2 (usedw_sig_2),
		.full_sig_1  (full_sig_1),
		.full_sig_2  (full_sig_2),
		.q_sig_1     (q_sig_1),
		.q_sig_2     (q_sig_2)
	);


endmodule

2.3、同步fifo仿真结果

image-20230808153253105

从图中可以看出，正常工作模式和show ahead工作模式最大的区别就是，show ahead工作模式会在read读信号来的时候或者之前就会开始读取数据，而正常模式下需要在读信号来之后延时一个周期才会开始读取数据

3、异步fifo ip核配置

3.1异步fifo 配置

异步fifo几乎与同步fifo相同，主要是勾选的方式不同，异步fifo可以勾选不同的输出位宽，及输入的数据大小和读取的数据大小可以不一致，下面将进行延时

输出位宽和输入位宽相同：

image-20230808153717521

输入位宽和输出位宽不同:

image-20230808153750231

后面配置这两种模式是一致的，我就不做过多的演示

这里勾选默认即可

image-20230808154848972

选择勾选的信号，与同步fifo信号基本类似，我这里多勾选了几个，方便观察

image-20230808153837727

其他步骤全部默认，生成文件即可

image-20230808154922778

3.2异步fifo仿真代码

下列书写一段仿真代码和顶层文件来观察两种模式的不同，以及异步fifo的工作原理

module top_a(
    input wire clk,
    input wire clk_100m,
    input wire rst_n,
	input wire [7:0] data_sig_1,
	input wire rdreq_sig_1,
	input wire wrreq_sig_1,

	input wire [7:0] data_sig_2,
	input wire rdreq_sig_2,
	input wire wrreq_sig_2,

	output wire empty_sig_1,
	output wire empty_sig_2,
	output wire [3:0]usedw_sig_1,
	output wire [3:0]usedw_sig_2,
	output wire [3:0] usedw_sig_3,
  	output wire [3:0] usedw_sig_4,
	output wire full_sig_1,
	output wire full_sig_2,

	output wire[7:0] q_sig_1,
	output wire[7:0] q_sig_2
	);

  afifo1 afifo1_inst (
      .aclr (~rst_n),
      .data (data_sig_1),
      .rdclk(clk_100m),
      .rdreq(rdreq_sig_1),
      .wrclk(clk),
      .wrreq(wrreq_sig_1),

      .q(q_sig_1),
      .rdempty(empty_sig_1),
      .rdusedw(usedw_sig_1),
      .wrfull(full_sig_1),
      .wrusedw(usedw_sig_2)
  );


  afifo2 afifo2_inst (
      .aclr (~rst_n),
      .data (data_sig_1),
      .rdclk(clk_100m),
      .rdreq(rdreq_sig_2),
      .wrclk(clk),
      .wrreq(wrreq_sig_2),

      .q(q_sig_2),
      .rdempty(empty_sig_2),
      .rdusedw(usedw_sig_3),
      .wrfull(full_sig_2),
      .wrusedw(usedw_sig_4)
  );
endmodule

`timescale 1ns / 1ns
module afifo_tb ();

  reg clk;
  reg rst_n;
  reg clk_100m;

  parameter SYS_CLK = 20;
  always #(SYS_CLK / 2) clk = ~clk;
  always #(5) clk_100m = ~clk_100m;

  reg [7:0] data_sig_1;
  wire rdreq_sig_1;
  wire wrreq_sig_1;

  wire rdreq_sig_2;
  wire wrreq_sig_2;

  wire empty_sig_1;
  wire empty_sig_2;
  wire [3:0] usedw_sig_1;
  wire [3:0] usedw_sig_2;
  wire [3:0] usedw_sig_3;
  wire [3:0] usedw_sig_4;
  wire full_sig_1;
  wire full_sig_2;

  wire [7:0] q_sig_1;
  wire [7:0] q_sig_2;


  initial begin
    clk   = 1'b1;
    rst_n = 1'b0;
    clk_100m = 1'b0;
    #(2 * SYS_CLK);
    rst_n = 1'b1;
  end
  assign wrreq_sig_1 = ~full_sig_1;
  assign wrreq_sig_2 = ~full_sig_2;
  assign rdreq_sig_1 = ~empty_sig_1;
  assign rdreq_sig_2 = ~empty_sig_2;
  initial begin
    data_sig_1 = 8'd0;
    #(SYS_CLK * 2)
      repeat (20) begin
        data_sig_1 = {$random} % 64;

        #(SYS_CLK);
      end
    #(5 * SYS_CLK);
    repeat (20) begin

      #(SYS_CLK);
    end
    #(5 * SYS_CLK) $stop;
  end

  	top_a inst_top_a
		(
			.clk         (clk),
			.clk_100m    (clk_100m),
			.rst_n       (rst_n),
			.data_sig_1  (data_sig_1),
			.rdreq_sig_1 (rdreq_sig_1),
			.wrreq_sig_1 (wrreq_sig_1),
			.data_sig_2  (data_sig_2),
			.rdreq_sig_2 (rdreq_sig_2),
			.wrreq_sig_2 (wrreq_sig_2),
			.empty_sig_1 (empty_sig_1),
			.empty_sig_2 (empty_sig_2),
			.usedw_sig_1 (usedw_sig_1),
			.usedw_sig_2 (usedw_sig_2),
			.usedw_sig_3 (usedw_sig_3),
			.usedw_sig_4 (usedw_sig_4),
			.full_sig_1  (full_sig_1),
			.full_sig_2  (full_sig_2),
			.q_sig_1     (q_sig_1),
			.q_sig_2     (q_sig_2)
		);

endmodule

3.3仿真结果

image-20230808154213237

我们可以从图中看出，读写时钟大于写入时钟时，直至下一次数据写入，读取信号才会进行拉高，并重新进行读取。

在输出位选和输入位宽不同的时候，先输入的位宽会作为低位，后输入的位宽会作为高位。

4、总结

由于自身水平原因，不能对fifo做一个更为详细的介绍，只作为自己的一个学习记录，如果有需要，可以参考下面链接去进行学习

FPGA（异步FIFO原理及Verilog代码实现）_哔哩哔哩_bilibili

07_FIFO IP核的使用讲解_哔哩哔哩_bilibili

先入先出——FIFO的Verilog实现与仿真（一） - 知乎 (zhihu.com)

Ip核调用——FIFO学习（一）
隔壁old余的博客
06-19 7397
FIFO-first in first out，正面意思很好理解。这部分着重介绍同步FIFO，之后再介绍异步FIFO。 通过fifo的学习，同时为大家介绍quartus ii 中的ip核的调用。具体步骤如下：在MegaWizard Plug-in Manager中搜索fifo，即可进入fifo的io核编辑界面。 编辑界面如下：选择8bit数据位宽，fifo深度32字节（红色标注1、2...
Quartus中fifo IP核介绍与仿真测试
m0_51261356的博客
01-28 5672
一、前言 在使用ADC芯片采集数据时，由于发送端速率有限，如果不及时将数据存储或发送，将会造成数据的丢失。所以当有大量数据需要传输时，ADC与FPGA发送端之间必须要有一个缓冲区，用来暂时存放数据。 例如：串口发送波特率是115300bps，11520字节每秒，每个字节发送时间是1/11520s=86.8us。ADC以4us每个采样点的速率执行100次采样，采样结果是12位。串口一次能发8位数据。采样100个点需要400us，而发送100个数据需要86.8*200us= 17360us。400us与1736
quartus软件中FIFO配置过程
weixin_44167319的博客
07-07 5760
FIFO的配置过程介绍 1、建立FIFO 2、建立一个新的 3、找到FIFO 选择Verilog hdl 并命名。 4、然后到了设置界面 这里包括：位宽设置为16，深度设置为1024，选择输入时钟与输出时钟不同。 然后，选择默认 5、然后选择输出的信号 第三页(第二页默认)，因为这是同步FIFO即读写频率一致，所以不需要考虑是否处在数据溢出或者空的情况，只需要设置足够的FIFO深度即可。...
FIFO IP核的调用及仿真
07-30
开发流程http://www.cnblogs.com/noticeable/p/7255971.html
异步fifo学习
最新发布
moerjie的博客
02-26 785
FIFO 本质是由 RAM 加上读写逻辑构成的先入先出的数据缓冲器。与 RAM 的区别是 FIFO 没有外部读写地址线，顺序写入顺序读出数据，其数据地址是由内部读写指针自增完成，因此 FIFO 在读写时不需要考虑读写冲突的问题。根据 FIFO 工作的时钟域，可以分为同步 FIFO 和异步 FIFO，同步 FIFO 的读时钟和写时钟是同一个时钟，常用于两边数据位宽不同的临时缓冲，异步 FIFO 的读时钟和写时钟不一致，常用于数据信号跨时钟域处理。
quartus 调用FIFO ip核
2301_78782773的博客
09-09 1327
fpga使用quartus调用fifo ip核实现，同步fifo，异步fifo的数据存储和读取
Quartus Ⅱ调用FIFO IP核方法实现求和（Mega Wizard）
九里明兮
07-11 1652
本次实验学习记录主题为“FIFO_IP核实现算术求和”，主要内容是上位机通过串口向FPGA发送一定规格的数字矩阵，FPGA对矩阵处理，按规定逻辑实现求和运算，将结果返回串口转发至上位机。
FIFO(一) —— Quartus中FIFO IP核的学习与modelsim仿真
H19981118的博客
06-15 4147
对fifo进行仿真验证
27 Quartus中fifo IP核介绍与仿真测试
luoai_2666的博客
05-24 1102
asd
fifo.zip_FIFO IP核
09-23
在本文中，我们将深入探讨标题为“fifo.zip_FIFO IP核”的主题，这涉及到FPGA（Field Programmable Gate Array）开发中的关键元素——FIFO（First In First Out）IP核，以及相关的开发流程和工具。首先，让我们从...
FPGA学习笔记（十二）IP核之FIFO的学习总结
贾saisai的博客
01-07 2560
FIFO（ First In First Out）：先进先出常用在数据缓存或者跨时钟域的信号传递（高速异步数据的交互）类比前面学习的ROM，只是没有地址线，采取顺序写入数据，顺序读出数据的方式。FIFO分类：SCFIFO（single clock FIFO）：单时钟FIFO。DCFIFO（double clock FIFO）：双时钟FIFO。DCFIFO_MIXED_WIDTHS：混合宽度双时钟FIFO。同步FIFO：读时钟和写时钟的频率相同（单时钟）
Quartus IP核的使用
05-29
Quartus IP核的使用，看下还是有帮助的
IP核【PLL、ROM、RAM、FIFO】（8）
m0_54158894的博客
12-19 917
手搓同步异步FIFO
Quartus FIFO IP核的使用
luoai_2666的博客
05-24 2581
参数设置 配置位宽，深度和单时钟(SCFIFO)/双时钟(DCFIFO). 信号选择 full：FIFO 满的标记信号，为高电平时表示 FIFO 已满，不能再进行写操作。 empty：FIFO 空的标记信号，为高电平时表示 FIFO 已空，不能在进行读操作。 usedw[](number of words in the FIFO)：显示存储在 FIFO 中数据个数的信号，Note： （可以使用最高位作为 FIFO 的半满指示信号。） z almost full：接近满信号，当 usedw 信号的值.
FPGA Quartus IP核 打开使用
qq_64919823的博客
04-21 3599
两种Quartus版本下的IP核，从使用者的角度来看仅仅是配置界面不同，在参数设置和使用方法上基本一致。本文以“MegaWizard Plug-In Manager”中的FIR Compiler IP核使用为例。Quartus的FIR IP核属于收费IP，如果是个人学习使用需要对IP核单独破解。在Quartus的破解licence文件中找到下段代码，在licence最后复制粘贴一份，将“FEATURE 6AF7_XXXX”中的XXXX改成FIR IP核对应的编号“0012”。
quartus工具篇——PLL IP核的使用
qq_52548731的博客
07-24 6526
quartus中PLL ip核的使用
FIFO_quartus
weixin_43709778的博客
10-22 2318
FIFO 分为同步 FIFO 和异步 FIFO。同步 FIFO是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作，常用于两边数据处理带宽不一致的临时缓冲。异步FIFO是指读写时钟不一致，读写时钟是互相独立的，一般用于数据信号跨时钟阈处理。常见参数：1、 FIFO 的宽度： FIFO 一次读写操作的数据位宽 N。2、 FIFO 的深度： FIFO 可以存储多少个宽度为 N 位的数据。3、 将空标志： almost_empty， FIFO 即将被读空。4、 空标志。
Quartus18.1 生成FIFO IP核过程详解
qq_42035602的博客
09-23 3679
一、我对FIFO 和 IP核的理解 1.什么是FIFO FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，相关详细介绍请自行网络。 2.什么是IP核 首先，可以确定的是IP就是 Intellectual Property(知识产权)的缩写。Quartus中提供的IP核就是已经设计好的模块化电路或者接口函数。其中一部分模块化电路需要根据实际需求配置参数，然后就生成了对应的IP核。 二、FIFO IP核的生成过程 1.在菜单栏中点击Tools>IP cat
quartus15.0创建FIFO IP核
qq_40194864的博客
10-15 1773
创建好工程后，下拉Tools，找到 IP Catalog，单击打开 在搜索框中输入fifo，找到FIFO插件后，单击打开 按照下面的选择，一路next scfifo指的是 single clock first in first out（单时钟先进先出），8x256指的是位宽和深度。 引脚说明： data[7:0]：写数据输入端口 wrreq：写请求信号，高电平有效 rdreq：读请求信号，高电平有效 q[7:0]：读数据输出 full：写满标志信号，高电平有效 almo...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值