本文介绍如何使用Verilog进行逻辑电路设计，包括7段ED显示器的数码显示和带有两个模块的逻辑电路。示例代码展示了如何创建一个7段显示器驱动器和一个加法器显示模块。通过参考提供的视频链接，读者可以更深入地理解Verilog的模块化设计方法。
数字逻辑基础Verilog
1.逻辑电路与7段ED显示器数码显示
代码：module example4(s1,s0,a,b,c,d,e,f,g);
input s1,s0;
output a,b,c,d,e,f,g;
assign a=~s0;
assign b=1;
assign c=~s0;
assign d=~s0;
assign e=~s0;
assign f=s1&s0;
assign g=s1&~s0;
endmodule
2.带有两个模块的逻辑电路
代码：module adder_display(x,y,a,b,c,d,e,f,g);
input x,y;
output a,b,c,d,e,f,g;
wire w1,w0;
adder U1(x,y,w1,w0);
display U2(w1,w0,a,b,c,d,e,f,g);
endmodule
具体做法和本作者上期的文章基本一致，可以参考
视频链接：https://www.bilibili.com/video/BV1ry4y1W75K?share_source=copy_web
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
