电阻RD做负载的共源级放大器——virtuoso仿真（cadence IC617）

目录

1、直流仿真（DC）

2、交流仿真 

1、直流仿真（DC）

       搭建如图所示的电路图，图中所用的器件中除了NM0是从smic018工艺库中添加的，其余元器件在analogLib这个自带库中添加。对于NM0不一定要用smic018工艺库中的器件，你用的是哪个工艺库就从哪个工艺库中添加，像tsmc.18、tsmc.13等等。

       设置NM0的栅宽W=3.6u，栅长L=600n；电容1p；电阻阻值rd，栅极电压v1。

       启动ADE L，添加变量（右键单击-copy from cellview）并给变量设置初值；添加DC仿真，保留静态工作点，扫描变量选择栅极电压v1，从0-1.8V变化。

       设置输出，这里我们计划仿真三个曲线（Ids-Vgs、Vout-Vgs、gm-Vgs）。对于前两个输出的选择直接点击setup outputs，然后分别点NM0的输出线（VOUT）和D端端口。 设置仿真输出时线对应电压，端口对应电流。

       

      对于跨导gm，在ADEL-Tools-calculator-os，点击os后，再点击NM0（电路图中的晶体管），会出现下图二所示，选择gm（下图三），之后会在图一中出现绿色的表达式，点击右方的齿轮就可以把表达式添加到ADE L中的输出了（上图最后一栏OS(NM0“gm”)）。

       分别对三个输出进行仿真，可得以下结果 ：当栅极电压（Vgs）小于Vth时，晶体管截止，无电流流过，输出电压被RD上拉至VDD1.8V，跨导gm = 0；当Vgs大于Vth并逐渐增加时，晶体管先进入饱和区，Id随着Vgs的增加而增加，输出Vout随着Vgs的增加而减小，跨导gm随着Vgs的增加而增加;当晶体管进入线性区后，晶体管可以看作一个电阻，与负载RD进行分压，Id和Vout基本没有变化，但跨导随着随着Vgs的增加而减小。与理论知识相符合。

 看其直流工作点，阈值电压vth = 427.683。

       这里对负载电阻的阻值设为变量，你可以进行参数分析，分析RD的值对输出电压，输出电流，跨导的影响。

      对于直流工作点的计算将在单独的文章中进行分析，包括如何看工艺库找管子的具体参数，如何计算，仿真与计算结果相对比等方面，敬请期待！

2、交流仿真 

       对接在NM0栅端的vdc，设置其AC magnitude(小信号有效值幅度)=1V.

       添加AC仿真，频率范围100Hz-100MHz。

       设置输出，这里看增益Av随频率的变化。增益表达式如图所示，也可以通过计算器calculator进行添加，添加时点击vf再进行参数选择。

       仿真结果如图所示，增益大概为3.4dB。

       对负载的值进行参数扫描，范围1K-51K，步长为5K，可得以下结果。不难看出随着负载电阻阻值RD的增加增益Av也增加。截止频率 f 也逐渐减小，因为RD与等效在输出端的电容C的乘积RC变大，所以截止频率减小（可看我一阶RC网络的那个仿真）。