模拟ic入门——设计一个单极运放（一）单级运算放大器设计基础

模拟ic入门——设计一个单极运放（二）单级放大器的结构确定与参数计算-CSDN博客

模拟ic入门——设计一个单极运放（三）电路仿真实例-CSDN博客

本节我们要设计一个单极运放，运放是模拟集成电路设计的基本模块，也是做好模拟ic的基本功，从设计一个运放可以了解到模拟ic的基本流程，最基本的性能参数，包括一些电路模块的选择。而运放种类有很多，从级数可以分为单极和多级（其中两级用的比较多），所以本节我们从单极运放出发，从理论学习到电路选择逐步给大家介绍电路设计方法。（内容参考复旦大学《CMOS模拟集成电路工程实例设计》）

这个系列一共分三节，单级运算放大器设计基础，单级放大器的结构确定与参数计算和电路仿真实例，本节先介绍单级运算放大器设计基础

一、单级运算放大器设计基础

1.常见的单极放大器

常见的单级放大器有： 共栅放大器、共源放大器、共漏放大器、共源共栅放大器以及差分放大器 等。下面对这几种单极放大器的性能做一些介绍（详细介绍参考Razavi的《CMOS模拟集成电路设计》）

共源极放大器

优缺点：如果要使增益最大化，则必须增大负载电阻使RD≫r0，这时共源极放大器的的增益近似等于MOS管的本征增益-gmr0。而MOS管的本征增益一般只有几十到几百倍，因此共源极放大器的 增益并不高

根据设计经验，在实际设计电路时往往很难达到40dB ，这是因为放大器在设计时必须考虑多个性能指标，因此我们认为共源极放大器在电路中所具有的增益为10dB ~ 40dB

共源极放大器在低频时，输入阻抗可以看作无限大，而输出阻抗近似为r 0 非常小，因此共源极结构常常用作多级放大器的中间级或输出级

共漏极放大器（源跟随器）

特点： 输入阻抗大，输出阻抗小 。常常用作电路的输出级，充当电路的 电压 缓冲器

增益近似为：

计算输出阻抗时，输出端 V out 等效为输入端，此时忽略掉电阻RS，则其输出阻抗为：

共栅极放大器

共栅极放大器与前两种放大器结构不同之处在于共栅极电路从源极输入，由漏极输出。增益近似为：

特点： 相对于共源极和共漏极放大电路，共栅极放大电路最显著的特点就是 高频性能好

原因：当考虑MOS管的极间电容时，在高频下，共源极和共漏极的栅漏电容起着严重的影响，放大器的栅极和漏极之间存在着很大的增益gmRout，其中Rout为电路的输出电阻，这个增益使得电

容得到翻倍的增加，这种现象被称为密勒效应。而共栅极电路由于极间电容都接地，因此不会受到密勒效应的影响。这个特点使得共栅极电路常在电路中搭配其它电路一起使用，从而 改善电路的高频性能。下图是高频下的共栅极电路结构及其小信号等效电路图

共源共栅放大器

共栅共源结构中共栅管的电流与共源管的电流相同，所以采用电阻作负载的共源共栅放大器的增益近似为:

通过分析发现带漏极负载电阻时它的增益与共源极电路的增益相同，因此在实际应

用时很少采用电阻负载的共源共栅结构

当共源共栅结构以电流源为负载时，就可以忽略 R D ，此时再对比共源结构，两者之间输出电阻提升的倍数也就相当于增益提升的倍数，共源共栅极放大器的增益近似为:

通过公式可以看出，共源共栅放大器的增益相当于两个 MOS 管的本征增益的乘积，已知单个MOS 管本征增益为 0 ~ 54dB ，而共源共栅结构增益理论上可以达到 108dB 。

2.运算放大器的主要性能参数

根据应用环境的不同，对电路的指标要求也往往不同。衡量一个运算放大器的性能优劣，主要观察其参数指标是否满足上下级电路的要求。这里先给出本章设计的单级运算放大器的一些性能参数指标要求，如下表所示

下面对这些参数指标做一一介绍

（1）工作电压VDD

运算放大器一般分为单电源运放和双电源运放，其中单电源运放电路的一个电源引脚接工作电压VDD，另一个引脚接电源地GND，而双电源运放则由一个正电源和一个相等电压的负电源组成。

一般情况下双电源供电的电压动态范围和电压精度以及抗干扰性能要优于单电源供电。

目前，随着低功耗应用的需求，单电源供电也变得常见，通过靠减少供电电压来降低功耗。单电源供电电压一般为5V、3V或者更低，而本章给出的设计指标为3V±10%，因此我们只需要为运放选择电源电压为3V的单电源供电就可满足要求

（2）负载电容CL

运算放大器在实际应用时，其电路往往要受到运放后续电路的影响。最为明显的就是后序电路所带来的负载电容会影响到前序运放的次极点，当负载电容大到一定程度时甚至会引起电路的振荡。

因此在设计运放时必须要考虑其输出端的电容负载。在一些实际应用电路的说明中，应该包含其电路稳定性与负载电容大小的性能曲线，前面设计指标中给出了明确了10pF 大小的负载电容要求，这是我们设计的单级运放必须要满足的指标，以确保电路的可靠性与稳定性

（3）开环增益Avd

开环增益是指在没有反馈状态时的差模电压增益，是放大器中最重要的性能指标之一，定义为运算放大器工作在线性区时，输出电压变化与差分输入电压变化的比值。

增益一般用 dB 表示，表示为 20lg Avd。在实际应用时 Avd会随着频率的升高而降低，因此开环增益一般是指 低频小信号下的增益。

单级运算放大器由于其结构的限制，增益往往是有限的。共源、共栅、共漏三种经典放大器由于其结构限制很难达到这个要求，所以设计时只需要考虑剩余的更为复杂结构的 共源共栅放大器

 （4）单位增益带宽GB

单位增益带宽是指运放闭环增益为 1 时的 -3dB 带宽，在数值上等于开环增益下降为1 时的频率

对于单级放大器

意义：运放的带宽通常可以体现放大器处理小信号的能力，带宽越高，能处理的信号频率就越高，高频特性越好，否则电路就容易发生失真。

注意：除此之外，衡量运放速度的另一个参数还有压摆率，需要注意的是 单位增益带宽是表示在小信号下的性能参数，压摆率是表示在大信号下的性能参数

（5）相位裕度

相位裕度是一个很重要的概念，通常用来衡量反馈系统稳定性（具体参考信号与系统或者自动控制原理等书）

相位裕度是指运算放大器开环增益为 0dB 时的相位与 -180°的差值，其表达式如下式所示

主要用来衡量负反馈系统的稳定性，相位裕度越大系统越稳定，但当相位裕度过大时，动态间响应速度也会减慢。而相位裕度过小，相位越接近180 ° ，电路就越容易引起振荡，因此必须选择一个合适的相位裕度来使电路既稳定又响应速度快。

（6）输出电压摆幅 V out,max -V out,min

输出电压摆幅就是所有晶体管都工作在饱和区时的输出电压的范围，一般所认为的输出电压摆幅就是电路中的V DD 减去各个器件所消耗的电压余度。

在 MOS 管的电路中，输出电压过大或过小，都会导致部分 MOS 管进入线性区，增益剧烈变化，这时电路的输出就不再是线性的。因此在设计电路时必须保证一个合适的电压输出范围，使电路中各个MOS 管都能工作于饱和区，防止增益出现失真。

（7）压摆率 SR

压摆率其实就是电压转换速率，定义为 1μs内电压升高的幅度，如下式所示

对于单级放大器，压摆率主要由输出端的负载电容充放电速度所决定，所示，其中IC为流经电容的电流

同时我们可以认为压摆就是产生建立时间的原因，也是限制运放速率的重要因素。因此压摆率不能设定太低，否则电路极容易产生失真。压摆率设置太高也会导致电路功耗的增加，因此在设计电路时必须选择一个合适的压摆率来达到对各种性能参数的折中。

如何确定一个电路的压摆率？

假设对运放电路输入一个频率为f ，电压幅值为 Vm的正弦波，这个输入信号的电压就可示为 ，可得

此时的压摆率正好等于信号的变化率，只有让压摆率大于信号的变化速率，输出才不会失真。因此，取此时的SR 最大值为 V m 2πf就是设计所要达到的最低要求。同样根据电路设计所要求压摆率，我们也可以求出电路所能工作的最大频率为：

（8）共模电压范围 VCM

共模输入范围即放大器第一级所有 MOS 管工作在饱和区的共模电压输入范围，在这个范围内运放能够线性工作，输出电压能够线性跟随输入电压发生变化而不失真。通常为了增大共模电压输入范围，会选择降低输入级MOS管的过驱动电压，保留一定的设计余量。

（9）共模抑制比 CMRR

运算放大器的差模电压增益与共模电压增益之比称为共模抑制比，共模抑制比的大小反映了差分放大器对共模扰动影响的抑制能力，常用dB表示，即

理想运算放大器的差模增益为无限大，而共模放大倍数为0，但实际运放几乎不可能达到。一般运算放大器的共模抑制比为 70dB~120dB

共模信号产生的主要原因是运放输入级的不匹配，在设计时应尽量减小失配，增大差模增益，从而增强抑制共模信号的能力。

（10）电源抑制比PSRR

运算放大器输入到输出的增益与电源到输出的增益之比称为电源抑制比，电源抑制比的大小反映了运放对电源噪声的抑制能力。一般用dB表示，即

对于理想的运放认为电源发生变化，输出不发生变化，但实际上输出往往会受电源变化的影响。通常希望运放的PSRR 越大越好，而增大 MOS 管的栅长 L 来提高增益进而提高电源抑制比，而当设计指标对电源抑制比要求很高时，还需采用共源共栅结构来增强电源抑制比。

本文介绍了 单级运算放大器设计基础，下一节介绍单级放大器的结构确定与参数计算