NVIC中断优先级管原理

NVIC中断

CM3 内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有 256 级的可编程中断设置。

 STM32 并没有使用 CM3 内核的全部东西，而是只用了它的一部分。

STM32 有 84 个中断，包括 16 个内核中断和 68 个可屏蔽中断，具有 16 级可编程的中断优先级。

在 STM32F103 系列 上面，又只有 60 个可屏蔽中断（在 107 系列才有 68 个）。

抢占优先级和响应优先级

1.高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。

2.抢占优先级相同的中断，高响应优先级不可以打断低响应优先级的中断。

3.抢占优先级相同的中断，当两个中断同时发生的情况下，哪个响应优先级高，哪个先执行。

4.如果两个中断的抢占优先级和响应优先级都是一样的话，则看哪个中断先发生就执行。

中断分组

对STM32中断进行分组，组0~4。同时，对每个中断设置一个抢占优先级和一个响应优先级值。

分组配置是在寄存器SCB->AIRCR中配置：

通过这个表，我们就可以清楚的看到组 0~4 对应的配置关系，例如组设置为 3，那么此时所有的 60 个中断，每个中断的中断优先寄存器的高四位中的最高 3 位是抢占优先级，低 1 位是响应优先级。每个中断，你可以设置抢占优先级为 0~7，响应优先级为 1 或 0。抢占优先级的级别高