ZYNQ学习之路(一)：LWIP数据传输与数据处理(一)（PS处理）

最新推荐文章于 2024-04-09 23:13:18 发布

梅菜扣肉鱼丸粗面

最新推荐文章于 2024-04-09 23:13:18 发布

阅读量5.8k

点赞数 7

分类专栏： ZYNQ学习之路 FPGA 文章标签： fpga

本文链接：https://blog.csdn.net/qushuo123/article/details/108537246

版权

本文介绍了在ZYNQ平台上利用LWIP协议实现数据的环路测试。通过SDK修改代码，将接收到的数据加1后返回，详细阐述了VIVADO配置、SDK应用项目创建以及UDP服务器工程的修改过程。最后进行了测试，确保数据处理功能正常运行。

摘要由CSDN通过智能技术生成

LwIP是Light Weight (轻型)IP协议，有无操作系统的支持都可以运行。LwIP实现的重点是在保持TCP协议主要功能的基础上减少对RAM 的占用，它只需十几KB的RAM和40K左右的ROM就可以运行，这使LwIP协议栈适合在低端的嵌入式系统中使用。

关于以太网的相关信息这里不做详细介绍，我只介绍如何通过ZYNQ实现数据的环路测试。实验目的是通过在SDK修改代码，实现将数据+1后返回的操作。

具体步骤：

一、VIVADO部分配置：创建处理器并设置

我的这里串口选的UART1的48和49。自己还需要配置一下DDR。

把PL部分的时钟和系统复位关闭，把GP0接口也关闭，到这里算是配置完成，其他默认即可。然后点击自动连接。可以验证下正确性，接下来生成output products和HDL wrapper。最终结果如下：

由于没有生成bit文件，所以接下来就在File->Export->Export Hardware时不需要导出bit文件。然后launch SDK。

二、SDK部分操作：创建UDP server工程并修改文件

file->new->application project

打开udp_perf_derver.c,然后将文件修改如下：

/*
 * Copyright (C) 2017 - 2018 Xilinx, Inc.
 * All rights reserved.
 *
 * Redistribution and use in source and binary forms, with or without modification,
 * are permitted provided that the following conditions are met:
 *
 * 1. Redistributions of source code must retain the above copyright notice,
 *    this list of conditions and the following disclaimer.
 * 2. Redistributions in binary form must reproduce the above copyright notice,
 *    this list of conditions and the following disclaimer in the documentation
 *    and/or other materials provided with the distribution.
 * 3. The name of the author may not be used to endorse or promote products
 *    derived from this software without specific prior written permission.
 *
 * THIS SOFTWARE IS PROVIDED BY THE AUTHOR `