RGMII信号是什么样子的----大揭秘

已于 2022-07-24 17:45:06 修改
阅读量9.2k 收藏 54
点赞数 5
分类专栏： 技术 例子 文章标签： 嵌入式硬件
于 2022-07-24 17:40:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/redfruithome/article/details/125961321
版权

RGMII信号 测试
1、测试RGMII，先判断RGMII信号频率多少，就知道是千兆百兆的模式
发送时钟信号，速率为Gbit/s时，时钟速率为125MHz；速率为100Mbit/s时，速率为25MHz，速率为10Mbit/s时，速率为2.5MHz。精度要求为±50ppm
接收时钟信号，速率为Gbit/s时，时钟速率为125MHz；速率为100Mbit/s时，速率为25MHz，速率为10Mbit/s时，速率为2.5MHz。精度要求为±50ppm

我使用示波器测试出来，频率都是125MHz，所以是工作在千兆模式

接口定义：在这里插入图片描述

在这里插入图片描述

2.时序图

按照EEE和 and LPI标准，时序图如下
在这里插入图片描述

百兆时序图如下：
在这里插入图片描述

最低0.47元/天 解锁文章
计算机接口时序波形图怎样看,RGMII接口数据 时序 波形分析（8页）-原创力文档...
weixin_39625747的博客
07-26 1640
RGMII 接口发送一个数据包时的TXCTL 为高电平的时间长度：RGMII 接口的TXCTL 的时间为8B 的Preamble+包长的时钟周期，如64B 的包，TXCTL 的长度就为72 个TXCLK 周期，80B 的包，就为88 个TXCLK 周期。64B 的包 (黄色为TXCLK，兰色为TXCTL )80B 的包 (黄色为TXCLK，兰色为TXCTL )RGMII 接口上数据发送的顺序：MA...
FPGA网络通信 ——RGMII传输
热门推荐
weixin_39520719的博客
08-21 1万+
一、RGMII特点 RGMII采用双沿传输（DDR接口），在CLK的上升沿和下降沿都各传输一次数据，同时，TX_ER 和RX_ER 信号编码进了TX_CTL 和RX_CTL 信号中，不再使用独立的信号线。这两个信号传输也是通过上升和下降沿来区分的。 二、RGMII 与 GMII 转换电路设计 RGMII的设计逻辑只需要在GMII逻辑的基础上增加单沿八位变双沿四位（双沿四位变单沿八位）的逻辑。 由于数据和时钟都是同时同向传输的，但是在接收端，需要时钟与数据的中心对齐。 这里有两种处理方式： ![在这里插入
RGMII（Reduced Gigabit Media Independent Interface）详解
最新发布
SDJ_success的博客
02-25 1587
（精简版千兆介质无关接口）是一种用于千兆以太网（1Gbps）的高效接口标准，旨在减少传统GMII接口的引脚数量，同时保持相同的传输速率。均传输数据，4位总线在125MHz下实现1Gbps速率（4位×2边沿×125MHz = 1Gbps）。：通过双倍数据速率（DDR）技术，将数据总线从GMII的8位压缩至4位，降低硬件设计复杂度。需确保数据与时钟的严格对齐，通常通过PHY内部的延迟电路（如DLL）或PCB布局补偿。：新型PHY芯片支持RGMII与SGMII切换（如1G/2.5G/5G自适应）。
MII、RMII、GMII、RGMII、PHY、网络变压器、RJ45
qq_16526661的博客
09-12 2829
在进行网络设计的时候，首先根据你需要传输的网络多少来确定MAC和PHY芯片，在选用MAC和PHY支持介质接口（MII，RMII，GMII,RGMII等）来进行网络的传输，经过PHY芯片对数据进行编码，DA等转换后再经过网络变压器将数据传入网络。交叉线用于同种网络设备之间的互连，例如，计算机与计算机。下边我将从硬件角度对网络通信的物理层由MAC—>PHY—>变压器—>RJ45进行说明，主要在于MII，RMII，GMII，RGMII，电流型PHY电路，电压型PHY电路，网络变压器的设计，RJ45线序的总结。
RGMII接口及时序详解
qq_43433724的博客
05-24 9759
以太网的通信离不开物理层 PHY 芯片的支持，以太网 MAC 和 PHY 之间有一个接口，常用的接口有MII、 RMII、 GMII、 RGMII 等。
以太网详解（一）-MAC/PHY/MII/RMII/GMII/RGMII基本介绍
qq_29883393的博客
09-09 3635
MAC（Media Access Control）即媒体访问控制子层协议。该部分有两个概念：MAC可以是一个硬件控制器 及 MAC通信以协议。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件大约就是下面的样子了：在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；
m10_rgmii.par
03-28
Intel® MAX® 10 FPGA DK Qsys NIOS II设计范例（Qsys system design Example） 此设计基于MAX 10 FPGA开发套件包含 Nios II，闪存FLASH，DDR3，三速以太网，UART 此设计是基于Quartus 16.0 Web服务器的板更新门户（BUP）设计，其中包含Nios®II处理器，三速以太网媒体访问控制（MAC）MegaCore®和DDR3MegaCore®。 它允许您通过以太网远程更新FPGA系统，例如，它可以用于更新嵌入式FPGA系统的固件。 该设计基于MAX 10 FPGA开发套件上的Ethernet A端口，请下载并安装BTS安装程序以获取有关BUP设计的更多详细信息。 另外，请参见应用笔记AN429：使用Nios®II处理器的以太网远程配置（PDF），以了解有关远程更新的更多信息。 请注意，此设计使用DDR3内存，并且根据不同套件的修订版，devkit上的引脚排列也会更改。 有关TCL脚本的信息，请参见MAX 10开发套件基准引脚布局设计，以及不同开发套件版本之间的引脚布局变化。
coreRGMII_H.pdf
04-29
RGMII 千兆网介质独立接口 (RGMII) 是一个标准接口, 它有助于减少 连接物理和 MAC 所需的信号。CoreRGMII 负责提供一个 标准的千兆位介质独立接口 (GMII) RGMII 转换。十五根信号 GMII 接口 使用时钟的两个边缘转换为六信号 RGMII 接口。 IP 核心与 RGMII 规范 v2.0 兼容, 旨在支持 SmartFusion 2 系统- 芯片 (SoC) 现场可编程门阵列 (FPGA) 设备系列。SmartFusion2 以太网 MAC (EMAC) 支持 IEEE 802.3 10/100/1000 Mbps 以太网操作。应用各种配置参数或泛型 CoreRGMII 核心。
交换接口之RGMII接口
cgk123的博客
11-03 2423
但是,目前我们使用的芯片的RGMII接口均使用的2.5V的CMOS接口，使用该信号电平时，其发送和接收的电平参数应满足RGMII V1.3a的规范标准，下表给出了当RGMII接口工作与2.5V的CMOS接口时，应满足的电平参数指标。对于RGMII接口，在信号的发送端，时钟和数据是同时变化，但在数据的接收端，数据在时钟的上升或下降沿采样，故要求在PCB布线时，CLK信号要比数据信号多引入大于1.5ns，小于2ns的时延。接收控制信号在上升沿时代表的含义为RXDV，在下降沿时代表的含义为RXERR。
14-硬件设计-RGMII接口电路
weixin_44479192的博客
08-28 2845
硬件设计-RGMII接口电路
GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍
Little_Eyelash的博客
07-09 6879
GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍 千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI 五种 GMII接(如下图)： 与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。在这里有一点需要特别说明下，那就是
RGMII 最新标准
08-09
RGMII接口 最新标准
1000BASE-X_SGMII_GMII_RGMII_MII_1000BASE-T接口定义.docx
07-20
"1000BASE-X_SGMII_GMII_RGMII_MII_1000BASE-T接口定义" 在 OSI 模型的物理层，定义了多种接口标准，以满足不同速率和应用场景的需求。其中，MII、GMII、RGMII 和 SGMII 等接口标准在高速以太网和快速以太网领域中...
裕太微电子PHY芯片YT8521S硬件电路设计参考图-RGMII转SERDES
02-14
由于RGMII和SERDES接口都是高速通信接口，所以布线的精确度和信号传输的路径会直接影响到数据传输的稳定性。在设计时应当考虑到信号的传输延迟、回流路径等因素，以优化电路板性能。 YT8521S硬件电路设计参考图提供...
‘rgmii’、‘rgmii-id’、‘rgmii-rxid’、‘rgmii-txid’
02-20
- **RGMII-ID**: 这种模式下，发送方会在接收到来自PHY芯片内部延迟后的时钟信号后再进行数据输出操作；同样地，接收方也会依据经过一定延时处理过的输入时钟来进行采样工作。这种方式可以有效解决因PCB布局引起的...
以太网接口详解：MII、RMII、SMII、GMII、RGMII、SGMII与RJ-45设计
"本文深入探讨了以太网接口的不同类型，包括MII、RMII、SMII、GMII、RGMII和SGMII，以及RJ-45接口在不同速度模式下的设计考虑。文章重点阐述了MII接口的工作原理、信号定义和管理接口，同时对比了MII与其他简化版本...
深度理解 RGMII （包含Linux和realtek）
daisy.skye的博客
08-16 8175
网常见的路径MAC+PHY+RJ45，但是如果没用RJ45也可以PHY层相互连接传输数据，那么想到可以省去RJ45，也可以省略其中简单的PHY，直接两个MAC连接，充当MAC的其中一方需要有网络数据流入，即网卡。当其实MDIO不需要也是可以的，对于像RTL83xx系列的模块，要进行固件的代码配置，其实可以直接进行配置不需要mac层来控制，即不需要接MDIO线。MAC需要将以太网包转换为字节流。在RGMII中没有特别的要求，不过一般linux的clk_tx会使用clk_rx，即读到的时钟为输出的时钟。....
【必读】从MII到RGMII，一文了解以太网PHY芯片不同传输接口信号时序！
详解FPGA及硬件电路开发
12-24 7433
本文主要讲解以太网PHY芯片与MAC数据传输的几种接口，详细MII、RMII、GMII、RGMII的接口信号和时序。
RGMII简介及收发端口延时模式下时序图
weixin_46151667的博客
09-28 1万+
RGMII（Reduced GMII）：RGMII 是 GMII 的简化版，数据位宽为 4 位，在 1000Mbps 传输速率下，时 钟频率为 125Mhz，在时钟的上下沿同时采样数据。在 100Mbps 和 10Mbps 通信速率下，为单个时钟沿采样。 在千兆以太网中，常用的接口为 RGMII 和 GMII 接口。RGMII 接口的优势是同时适用于 10M/100M/1000Mbps 通信速率，同时占用的引脚数较少。但 RGMII 接口也有其缺点，就是在 PCB 布线时 需要尽可能对时钟、控制和数据线进行
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值