allegro 17.4 outline DESIGNED_OUTLINE和CUTOUT层来定义

最新推荐文章于 2025-04-26 14:16:19 发布
最新推荐文章于 2025-04-26 14:16:19 发布
阅读量3.3k 收藏 1
点赞数
分类专栏： PCB 文章标签： pcb
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ringa2015/article/details/124770975
版权

17.4的Outline和16.6的Outline不一样，在17.4中OUTLINE属性只有在line的状态下才有，只有在shape状态下DESIGNED_OUTLINE和CUTOUT才能被选中。

【原理图PCB专题】Cadence17.4版本新增加的Cutout和Design_Outline层有什么用？
一点硬件
02-08 1926
以前只需要一层Outline就能定义板框，但Cadence17.4版本新增加的Cutout和Design_Outline层，这两层的作用是什么？
【Allegro 17.4软件操作保姆级教程二】布局前准备
tianpu2320959696的博客
02-04 3821
00000
Cadence Allegro 17.2 Design Outline 使用指南
最新发布
gitblog_06744的博客
04-26 912
Cadence Allegro 17.2 Design Outline 使用指南 【下载地址】CadenceAllegro17.2DesignOutline使用指南 Cadence Allegro 17.2的Design Outline功能为电路板外形设计带来了全新体验。相比旧版本，17.2不再支持传统的画线方式，而是通...
allegro17.4学习之板框
aj_297的博客
03-22 550
shape--> compose shape, options 选择Board Geometry Design_outline,然后可以选择倒角的半径，直接就可以倒角了。先在outline里面画好板框，然后做完倒角，通过compose shape命令将line组合成的shape，option栏里直接选择design_outline，总结来说，allegro17.4版本中关于板框，使用design_outline层，和cutout层，3 然后将outline的板框复制到design outline层。
cadence allegro 17.2 design outline的使用
热门推荐
shjhuang的专栏
06-03 2万+
在cadence allegro 17.2 之前，电路板的外观、内部开窗、开孔等均可以通过Board Outline层定义得到。但是到了17.2之后，在输出Artwork的时候，会提示错误对话框，如下： 提示使用DESIGNED_OUTLINE和CUTOUT层来定义你的电路板外观。 当然，你不理会它这个提示，照样使用Board Outlinel来定义电路板外观也是可以的，毕竟输
cadence allegro 17.2 design outline的使用问题
GY-赵的博客
03-12 1万+
17.2中使用designe outline 代替outline，放置电路板外观，及Design Outline，这个和17.2之前的版本不一样，不能使用画线的方式添加Designe Outline，因为画线时在Board Geometry类中并未能找到Design Outline或Cutout子类。只能通过添加shape的方式添加。当使用outline时，会提示你推荐优先使用de......
Allegro 17.4笔记（2）——PCB布局部分
qq_44742284的博客
07-04 3783
以矩形框为例，add -> rectangle，选中板框图层，进行板框绘制敬请期待。。。
cadence allegro里如何绘制板边outline
10-22
针对于印刷电路板的设计，采用cadence里的allgro软件画图，本ppt是最初级的，如何在brd里创建新的板边即outline。
Allegro172版本DFM规则之outline
weixin_54787054的博客
11-04 659
选择outline，所有和outline/CUTOUT相关的东西都被加上了一个默认的值，这个值可以根据需要去修改。下面介绍DFM规则之outline，这里是设置outline到其它的间距，以及cutout。outer layer（top和bottom）层和outline/CUTOUT的DRC。Inner layer和outline/CUTOUT的规则。Allegro172版本DFM规则之outline。plane和outline/CUTOUT的规则。MASK和outline/CUTOUT的规则。
Allegro172版本DFM规则之DFA outline
11-01
1. 检查 top 层器件到 outline 和 cutout 的距离，默认值是 60mil，可以根据需要更改成需要的值。 这是因为在 PCB 设计过程中，器件之间的距离必须足够大，以免在制造和assembly 过程中出现问题。 2. 检查 bottom ...
Allegro172版本DFM规则之DFT outline
weixin_54787054的博客
11-01 245
测试点到outline的间距，默认值是119，可以根据需要修改。Allegro172版本DFM规则之DFT outline。下面介绍DFM规则之DFT outline。测试点到cutout的间距，默认值是119。
ALLEGRO开弧形槽
xingsongyu的博客
12-21 892
BOARD GEOMETRY -> CUTOUT，绘制圆形，之后采用shape operations进行图形操作。
cadence allegro 17.2 出gerber报错：
chnnbachg的博客
02-16 6650
Warnning:(spmha2_118):'DESIGN_OUTLINE'and 'CUTOUT'are the preferred subclassed for defining an outline.Use these subclasses instead of the ‘OUTLINE' subclass. 1. 每次输出Gerber文件都会跳出上述对话框，很烦人。 2. 输出3D图形的时候，看不到电路板哦。 ============================= 解决方...
allegro PCB designer的学习
weixin_52125951的博客
05-18 1360
设置差分：electrical-net-objects中选择网络，右键选择create-differential pair-diff pair name命名-create-close。在edit/view layer中的select下的目录选择放置在合适的层（board geometry）-subclass选择名字或者新建-map-ok-import。打开要复制的层，选择edit-zcopy，在option选择要复制到的层数（board geometry-cutout）框选要复制的东西。
Allegro172版本DFM规则之DFA Package spacing
weixin_54787054的博客
11-01 817
Allegro172版本DFM规则之DFA Package spacing。默认到所有的都是25mil，可以更改这个值以及4种情况下的值。下面介绍DFM规则之DFA Package spacing。给板上的封装创建规则，点Browse for symbol。默认是没有任何规则的，可以点击 + 号创建一个新的规则。然后板上违反这个规则地方会有以DRC的形式报出来。可以从库里或者板上选择封装类型，选中后加到右边。会出现一个对话框，输入名字，点ok。在design中匹配规则。
Allegro中几个常用层的含义
路过的Blog
03-02 5023
Allegro几个常用层的一些粗浅说明
allegro17.4如何DXF文件合成封闭的design_outline
qq_45759182的博客
07-20 2070
allegro17.4如何DXF文件合成封闭的design_outline
【Allegro软件操作实战90问解析】第47问 Allegro软件的CUT功能应该如何使用？
tianpu2320959696的博客
01-14 2249
0000
cadence PCB 17.4 汉化
01-24
### Cadence PCB 17.4 版本汉化方法 对于希望使用中文界面的用户来说，Cadence PCB 17.4 的汉化可以通过特定的方法实现。需要注意的是，不同模块有不同的处理方式。 #### 设置系统语言环境变量 针对 Allegro System Capture 和 Allegro Pulse 这两个工具，默认情况下会依据系统的语言设置来决定使用的 UI 语言。如果当前操作系统为 Windows 并且设置了中文，则这些工具将以中文显示。如果不期望使用中文界面，可以配置环境变量 `CDS_CP_TRANSLATION_LANGUAGE` 来强制指定英文界面[^2]： ```bash set CDS_CP_TRANSLATION_LANGUAGE=en ``` 此命令可以在启动程序之前执行，也可以添加到批处理脚本中以便每次运行时自动应用该设置。 #### 使用官方发布的汉化包 对于其他部分如PCB Editor，在某些地区可能有由厂商提供的正式汉化版本可供下载安装。例如提到过的10.5和10.7CN版本之间的差异主要在于后者是由官方推出的简化汉字支持版本，更适合初次使用者快速上手[^1]。然而具体到SPB17.4本身是否有类似的官方汉化补丁则需进一步确认官方网站或联系当地技术支持获取最新消息。 #### 修改单板图层名称适应本地习惯 当涉及到具体的绘图操作比如绘制单板框架时，虽然软件本身的菜单项被翻译成中文有助于理解功能含义，但对于一些技术术语还是保持原样比较好。例如原始定义中的 "BOARD GEOMETRY/DESIGN_OUTLINE" 应用于描述整个电路板轮廓边界；而 “BOARD GEOMETRY/CUTOUT” 则用来表示切割路径或者是额外增加的支持结构边缘线。按照最佳实践建议，应该把原本位于 OUTLINE 上的内容转移到 CUTOUT 中去完成拼接工作，这样做既不会干扰原有的 DRC 检查流程也不会改变原有设计文件属性[^3]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值