时间:2018年4月
项目简介:本公司测试片的流片项目,把hdmi_tx、vdac codec三个IP放在一个mpw中进行流片。采用fujitsu55 1P7M1G 工艺。芯片面积4070x4070um2,wirebond 144 封装。独立完成full chip数字部分从netlist到gds的物理设计。
责任描述:工作环境的准备,包括设置脚本的修改、物理库的生成等。
floorplan和电源布线,包括IO的摆放、power ring/power strap/power rail的生成。
pnr,充分利用现有资源,并保证芯片性能。
full chip数字部分的时序收敛和噪声分析。
物理实现后对网表进行形式验证。
full chip的物理验证,包括LVS、DRC、ERC、DFM,对违例进行修正。