时间:2018年7月
项目简介:本公司测试片的流片项目,把hdmi_tx和edp两个IP放在一个mpw中进行流片。采用gf22 9M_2Mx_5Cx_2Ix_LB工艺。芯片面积2960x2960um2,wirebond封装,132管脚。独立完成full chip数字部分从netlist到gds的物理设计。
责任描述:工艺环境设置脚本的修改,包括所用工艺、金属层次、库路径的确认。
floorplan设计,包括数字信号IO的摆放、电源IO及CORNER、POC等特殊IO的插入、数模port的定位确认等。
pnr,包括对某些关键cell的手动摆放、为了获得较多绕线资源进行针对性的绕线设置。
full chip的时序违例和噪声违例的修正。
物理实现后的形式验证。
full chip的物理验证(ERC/DRC/LVS/DFM),完成最终签收。